SU1265992A2 - Транзисторный ключ - Google Patents

Abstract

Изобретение относитс  к импульсной технике. Может быть использовано дл  управл емого по программе подключени  напр жени  питани  к бипол рным полупосто нным запоминающим устройствам. Целью изобретени   вл етс  уменьшение потребл емой мош.ности и повышение надежности . Дл  достижени  данной цели в устройство , содержаш,ее транзисторы 1, 2, резисторы 3-9, инвертор 10, элементы 11 и 12 И-НЕ, источник питани  17, нагрузку 18, общую шину 19, входную шину 20,введены инвертор 13, конденсаторы 21, 22, элемент 14 задержки, RS-триггер 15, элемент 16 И. Элемент 14 задержки задерживает подачу как логической единицы на первый вход элемента 16 И, так и логического нул  на вход инвертора 13, что повышает помехоустойчивость транзисторного ключа. 1 ил. 20 (Л to о: СП со 1C 1Ч

Description

Изобретение относитс  к импульсной технике , и может быть использовано дл  управл емого по программе подключени  напр жени  питани  к бипол рным полупосто нным запоминающим устройствам и  вл етс  усовершенствованием изобретени  но авт. св. № 1211873. Цель изобретени  - уменьшение потребл емой мощности и повышение надежности за счет введени  элемента задержки, второго инвертора, RS-триггера, элемента И, первый вход которого подключен к входу второго инвертора и через элемент задержки к входной шине, выход второго инвертора соединен с S-входом RS-триггера, R-вход которого подключен к выходу элемента И, второй вход которого соединен с выходом первого инвертора, а выход RS-триггера подключен к третьему входу первого элемента И-НЕ. На чертеже представлена принципиальтранзисторного на  электрическа  схема ключа. Транзисторный ключ содержит первый 1 и второй 2 транзисторы, семь резисторов 3-9, первый инвертор 10, первый 11 и второй 12 элементы И - НЕ, второй инвертор 13, элемент 14 задержки, RS-триггер 15, элемент И 16, причем эмиттер первого транзистора 1 подключен к шине 17 источника питани  и первому выводу первого резистора 3, второй вывод которого соединен с базой первого транзистора 1, коллектор которого через нагрузку 18 подключен к общей шине 19, коллектор второго транзистора 2 соединен с первым выводом второго резистора 4, а база подключена к первому выводу третьего резистора 5 и через четвертый резистор 6 к шине 17 источника питани , второй вывод третьего резистора 5 соединен с выходом первого элемента И - НЕ 11, первый вход которого подключен к входной шине 20 и первому входу второго эле мента И-НЕ 12, выход которого через п тый резистор 7 соединен с базой первого транзистора 1, эмиттер второго транзистора 2 подключен к пшне 17 источника питани , второй вход первого элемента 11 И - НЕ соединен с выходом первого инвертора 10, вход которого подключен к первому выводу шестого резистора 8 и через седьмой резистор 9 к обпд,ей шине 19, второй вход второго элемента И-НЕ 12 соединен с коллектором первого транзистора 1 и вторыми выводами второго 4 и шестого 8 резисторов , первый 21 и второй 22 конденсаторы , первый вывод первого конденсатора 21 подключен к коллектору первого транзистора 1, а второй вывод соединен с общей шиной 19 и первым выводом второго конденсатора 22, второй вывод которого подключен к эмиттеру первого транзистора 1, первый вход элемента И 16 подключен к входу второго инвертора 13 и через элемент 14 задержки к входной шине 20, выход второго инвертора 13 соединен с S-входом RS-триггера 15, R-вход которого подключен к выходу элемента И 16, второй вход которого соединен с выходом первого инвертора 10, а выход RS-триггера 15 подключен к третьему входу первого элемента И-НЕ 11. Транзисторный ключ работает следующим образом. В исходном состо нии на входную щину 20 подаетс  низкий уровень напр жени  (логический «О), который поступает на первые входы элементов И-НЕ 11 и 12, на выходах которых устанавливаетс  высокий уровень напр жени . При этом транзисторы 1 и 2 закрыты и, следовательно, нагрузка 18 отключена от шины 17 источника питани . При отсутствии напр жени  на нагрузке 18, на втором входе элемента И-НЕ 12 и входе первого инвертора 10 устанавливаетс  уровень логического «О, а на выходе инвертора 10 - уровень логической «1, который поступает на второй вход элемента И-НЕ 11 и второй вход элемента И 16. Кроме того, в исходном состо нии логический «О, с входной шины 20 через элемент 14 задержки подаетс  на первый вход элемента И 16 и вход второго инвертора 13, в результате чего на выходе элемента И 16 устанавливаетс  логический «О, а на выходе инвертора 13 - логическа  «1, которые поступают на R и S-входы соответственно RS-триггера 15. Наличие на входах RS-триггера 15 таких уровней приводит к установке его в единичное состо ние, при котором с его выхода на третий вход элемента И-НЕ 11 поступает уровень логической «1. При поступлении на входную шину 20 высокого уровн  напр жени , на всех трех входах элемента И-НЕ 11 одновременно оказываютс  уровни логической «I, в результате чего на выходе элемента И-НЕ 11 устанавливаетс  низкий уровень напр жени , а состо ние элемента И-НЕ 12 не измен етс , так как на его втором входе сохран етс  уровень логического «О, поступающий с нагрузки 18. По вление на выходе элемента И-НЕ 11 низкого уровн  напр жени  приводит к включению транзистора 2 и через резистор 4 осуществл етс  предварительный зар д эквивалентной емкости нагрузки 18. По мере роста напр жени  на нагрузке 18 увеличиваетс  и уровень напр жени  на втором входе элемента И-НЕ 12. Когда напр жение на втором входе элемента И-НЕ 12 достигает уровн  напр жени , равного напр жению логической «1, на обоих входах элемента И-НЕ 12 одновременно оказываютс  уровни логической , в результате чего на выходе элемента И-НЕ 12 по вл етс  низкий уровень напр жени , который открывает транзистор 1, обеспечиваюший дозар д емкости нагрузки 18 и дальнейший рост напр жени  на ней. После включени  транзистора 1 напр жение в средней точке делител  напр жени 

образованного резисторами 8 и 9 достигает такой величины, при которой на вход инвертора 10 начинает поступать уровень логической «1, а с выхода инвертора 10 на второй вход элемента И-НЕ 11 - уровень логического «О, в результате чего на выходе элемента И-НЕ 11 по вл етс  высокий уровень напр жени , который выключает транзистор 2. При этом состо ние транзистора 1 не измен етс , он остаетс  включенным и обеспечивает подключение нагрузки 18 к шине 17 источника питани  на все врем , в течение которого на входной шине 20 присутствует высокий уровень напр жени .

По вившийс  на входной шине 20 высокий уровень напр жени  через врем  задержки элемента 14 задержки поступает на первый вход элемента И 16 и вход инвертора 13. Врем  задержки элемента 14 задержки выбираетс  таким, что оно превышает врем  зар да эквивалентной емкости нагрузки 18, поэтому к моменту по влени  на первом входе элемента И 16 уровн  логической «1, на его втором входе устанавливаетс  уровень логического «О с выхода инвертора 10, так как к этому времени на входе инвертора 10 устанавливаетс  уровень логической «1 в результате зар да эквивалентной емкости нагрузки 18. Поэтому через врем  задержки элемента 14 задержки состо ние элемента И 16 не измен етс  и на его выходе сохран етс  уровень логического «О. В это врем  на выходе инвертора 13 тоже устанавливаетс  уровень логического «О. Одновременно наличие на управл ющих входах RS-триггера 15 уровней логического «О не измен ет состо ние триггера 15, поэтому на его выходе сохран етс  уровень логической «1, исключаюш,ий блокировку элемента И-НЕ 11 по третьему входу.

При возникновении аварийной ситуации (например, при коротком замыкании в нагрузке 18) транзистор 1 автоматически переходит в выключенное состо ние, так как при этом на втором входе элемента И-НЕ 12 оказываетс  уровень логического «О, который выключает элемент И-НЕ 12 (устанавливает на его выходе высокий уровень напр жени ), а следовательно, и транзистор 1. В это же врем  и на вход инвертора 10 воздействует уровень логического «О, в результате чего на выходе инвертора 10 устанавливаетс  уровень логической «1, который поступает на второй вход элемента И 16. С этого момента времени на обоих входах элемента И 16 одновременно оказываютс  уровни логической «1, поэтому и на выходе элемента И 16 устанавливаетс  уровень логической «1, который воздействует на R-вход RS-триггера 15 (в это врем  на S-входе RS-триггера 15 уровень логического «О). RS-триггер 15 устанавливаетс  в нулевое состо ние, при котором с его выхода на третий вход элемента И-НЕ 11

начинает поступать уровень логического «О привод щий к блокировке элемента И-НЕ 11 по третьему входу и установке на выходе элемента И-НЕ 11 высокого уровн  напр жени , в результате чего выключаетс  и транзистор 2. С этлго момента времени оба транзистора 1 и 2 выключены и не потребл ют тока от шины 17 источника питани  (ток через резистор 4 также не протекает и резистор 4 не рассеивает мощность). Поступление на входную шину 20 низкого уровн  напр жени  приводит к тому, 4to через врем  задержки элемента 14 задержки на первом входе элемента И 16 и входе инвертора 13 устанавливаетс  уровень логического «О, в результате чего на выходе элемента И 16 устанавливаетс  логический «О, а на выходе инвертора 13 - логическа  «1. Это приводит к установке RS-триггера

15в исходное (единичное) состо ние, при котором с его выхода на третий вход элемента И - НЕ 11 вновь начинает поступать уровень логической «I. Однако это не измен ет состо ние транзисторов 1 и 2, так как на первых входах элементов И-НЕ 11 и 12 присутствуют уровни логического «О.

При поступлении на входную шину 20 высокого уровн  напр жени , на всех трех входах элемента И-НЕ 11 одновременно оказываютс  уровни логической «1, в результате чего на выходе элемента И - НЕ 11 устанавливаетс  низкий уровень напр жени , который приводит к включению транзистора 2. Если к этому времени короткое замыкание в нагрузке 18 не устранено, то несмотр  на включенное состо ние транзистора 2, роста напр жени  на нагрузке 18 не происходит, поэтому в этом случае на втором входе элемента И-НЕ 12 никогда не может по витьс  уровень логической «1, что в свою очередь исключает возможность включени  транзистора 1. Транзистор 2 остаетс  во включенном состо нии до тех пор, пока через врем  задержки элемента 14 задержки на первом входе элемента И 16 не по вл етс  уровень логической «1 (на первом входе элемента И

16уровень логической «1 присутствует посто нно, если нагрузка 18 закорочена).

Claims (2)

1. В результате на выходе элемента И 16 устанавливаетс  уровень логической «1, а на выходе инвертора 13 - уровень логического «О. Триггер 15 переключаетс  в нулевое состо ние, привод щее к блокировке элемента И-НЕ 11, и выключению транзистора
2. 2. Вновь поступивший на входную шину 20 низкий уровень напр жени  оп ть взведет в исходное состо ние RS-триггер 15. Схема работает так до тех пор, пока не устранено короткое замыкание в нагрузке 18, после чего транзисторный ключ автоматически восстанавливает свою работу и обеспечивает подключение нагрузки 17 к шине 17 источника питани  каждый раз. когда на входной шине 20 присутствует высокий уровены напр жени . Следовательно, элемент 14 задержки задерживает подачу не только уровн  логической «1, на первый вход элемента И 16 (на врем  зар да эквивалентной емкости нагрузки 18), но также задерживает подачу уровн  логического «О, на вход инвертора 13 (необходимого дл  взведени  триггера 15 в исходное состо ние), что повышает помехоустойчивость транзисторного ключа при разблокировании (когда не устранено короткое замыкание нагрузки). Конденсаторы 21 и 22 позвол ют исключить броски напр жени  на втором входе элемента И-НЕ 12, входе инвертора 10 и транзисторе 1 за счет компенсации индуктивности проводников, соедин ющих транзисторный ключ с нагрузкой 18 и шиной 17 источника питани . Формула изобретени  Транзисторный ключ по авт. св. № 1211873, отличающийс  тем, что, с целью уменьшени  потребл емой мощности и повыщени  надежности, введены элемент задержки , второй инвертор, RS-триггер, элемент И, первый вход которого подключен к входу второго инвертора и через элемент задержки к входной шине, выход второго инвертора соединен с S-входом RS-триггера, Rвход которого подключен к выходу элемента И, второй вход которого соединен с выходом первого инвертора, а выход RS-триггера подключен к третьему входу первого элемента И-НЕ.