SU1370776A1

SU1370776A1 - Высоковольтный логический элемент

Info

Publication number: SU1370776A1
Application number: SU864101572A
Authority: SU
Inventors: Сергей Павлович Тяжкун; Юрий Иванович Рогозов; Ирина Петровна Сорокина
Original assignee: Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority date: 1986-06-02
Filing date: 1986-06-02
Publication date: 1988-01-30

Abstract

Изобретение относитс к импульсной технике и может быть использовано дл сопр жени низковольтных схем . ТТЛ типа с высоковольтными схемами или исполнительными устройствами. Целью изобретени вл етс увеличение надежности и уменьшение времени задержки выключени высоковольтного логического элемента. Дл этого в устройство дополнительно введен четвертый транзистор 10. Устройство также содержит инвертор 1, вход 2, транзисторы 3, 7 и 12 и резисторы, показанные на чертеже. При работе устройства , когда уровень входного напр жени измен етс с высокого на низкий, транзистор 7 будет закрыт и не окажет вли ни на задержку включени транзистора 12. При этом задержка включени будет складьшатьс из задержки инвертора 1, эмиттерного повторител на транзисторе 3 и высоковольтного ключа на транзисторе 12. Задержка выключени будет равна задержке ключа на транзисторе 7 и высоковольтного ключа на транзисторе 12. 1 ил. i сл

Description

00

о д

Од

113

Изобретение относитс к импульсной технике и предназначено дл сопр жени низковольтных схем ТТЛ типа с высоковольтньми схемами или исполнительными устройствами.

Цель изобретени - увеличение надежности путем сокращени аппаратурных затрат и уменьшение времени задержки выключени высоковольтного логического элемента.

Принципиальна схема высоковольтного логического элемента приведена на чертеже.

Высоковольтный логический элемент содержит инвертор 1, вход которого соединен с входом 2 элемента, выход с базой первого транзистора 3 и через третий резистор 4 - с шиной питани 5 и коллектором транзистора 3, эмиттер которого через п тый резисто 6 соединен с коллектором второго транзистора 7, эмиттер которого соединен с общей шиной, а база через первый резистор 9 с входом 2, который через четвертый резистор 9 соединен с базой четвертого транзистора 10, эмиттер которого соединен с общей шиной, а коллектор - с базой транзистора 7, коллектор которого через второй резистор 1 1 соединен с обш- шиной и подключен к базе третьего транзистора 12, эмиттер которого соединен с общей шиной, коллектор - с выходом и через элемент 13 нагрузки подключен к шине 14 высоковольтного питани .

Высоковольтный логический элемент работает следующим образом.

При напр жении низкого уровн на входе 2 транзисторы 7, 10 закрыты и закрыт выходной транзистор инвертора 1, вьтолненного по схеме с открытым коллектором. Транзистор 3 открыт, и

током через резистор 6 открыт транзис-45 увеличени надежности и уменьшени

тор 12, через нагрузку 13 протекает ток.

При изменении уровн входного напр жени с низкого на высокий переключение элемента происходит следующим образом.

50

времени задержки выключени , введен четвертый транзистор, эмиттер котор го соединен с общей шиной, база чер четвертый резистор соединена с вход элемента и вторым выводом первого резистора, а коллектор соединен с б ЗОЙ второго транзистора, коллектор которого через п тый резистор соеди нен с эмиттером первого транзистора коллектор которого соединен с шиной питани , а база подключена к втором выводу третьего резистора.

Сначала открьшаетс транзистор 7, что обусловлено соотношением между резисторами 8 и 9 (резистор 9 больше 55 резистора 8 в пределе на коэффициент

li

транзистора 10). Открытый тран

5

0

5

зистор 7 обеспечивает быстрое рассасывание избыточных зар дов в базе транзистора 12 и запирание последнего , причем независимо от того, успел закрытьс транзистор 3 низким уровнем на выходе инвертора 1 или нет. Через врем задержки, достаточное дл переключени инвертора 1 и запирани транзистора 3, открываетс транзистор 10 и закрываетс транзистор 7. Низкий уровень напр жени на базе транзистора 12 относительно его эмиттера поддерживаетс резистором 1I,

При изменении уровн входного напр жени с высокого на низкий транзистор 7 уже закрыт и не вли ет на задержку включени транзистора 12.

Таким образом, задержка включени элемента складываетс из задержки инвертора , эмиттерного повторител на транзисторе 3 и высоковольтного ключа на транзисторе 12. Задержка выключени равна задержке ключа на транзисторе 7 и высоковольтного ключа на транзисторе 12.

Claims

Формула изобретени

Высоковольтный логический элемент, содержащий п ть резисторов, инвертор, вход которого соединен с входом элемента , а выход - с базой первого транзистора, эмиттер второго транзис- тора соединен с общей шиной, база - с первым выводом первого резистора, коллектор через второй резистор соединен с общей шиной и подключен к базе третьего транзистора, эмиттер которого соединен с общей шиной, а коллектор подключен к выходу элемента , первый вывод третьего резистора соединен с шиной питани , отличающийс тем, что, с целью

времени задержки выключени , введен четвертый транзистор, эмиттер которого соединен с общей шиной, база через четвертый резистор соединена с входом элемента и вторым выводом первого резистора, а коллектор соединен с ба- ЗОЙ второго транзистора, коллектор которого через п тый резистор соединен с эмиттером первого транзистора, коллектор которого соединен с шиной питани , а база подключена к второму выводу третьего резистора.