SU1265647A2 - Цифровой фазометр - Google Patents

Abstract

Изобретение относитс  к измерительной технике; Может быть использовано в автоматизированных системах контрол . Цель изобретени  - повышение точности и расширение функциональных возможностей без ограничени  частотного диапазона. Устройство ЛКй5Э Сл ,05 N5

Description

содержит формирующий блок 1, блок 2 управлени , блок 11 вы влени  знака, инвертор 12, элементы 13, 14 И, триггеры 15, 16,вентили 17, Т8,счетчики 19, 20,элементы 21,22 ИЛИ,блоки23 и 24 элементов И,генератор 25 опорных частот ,процессор 26,триггеры27, 28,счетчики 29, 30 переполнений,дешифраторы 31, 32, сумматор 33. Введение блоков 34, 35 компенсации посто нньк составл ющих гармонических сигналов позвол ет измер ть фазовые сдвиги гармонических сигналов, превышающих амплитуду посто нных составл ющих. Блоки 34, 35 содержат соответственно запоминающие детекторы 36, 57 максимальных значений сигнапа, запоминающие детекторы 38, 39 минимальных значений сумматоры-делители 40,41. Блок 2 управлени  включает формирователи 3,4 одиночных импульсов, элементы 5, 6 И, триггеры 7-9 элемент 10 ИЛИ. Применение в блоках компенсации посто нных составл ющих запоминающих амплитудных детекторов позвол ет компенсировать .посто нные составл ющие за врем , равное периоду входных гармонических сигналов, что не приводит к заметному ухудшению быстродействи . .1 ил.

1

Изобретение относитс  к измерительной технике и может быть использовано в автоматизированных системах контрол  и  вл етс  усовершенствованием устройства по авт.св. W 1075186

Цель изобретени  - повьшение точности и расширение функциональных возможностей устройства без ограничени  частотного диапазона..

. Указанна  цель достигаетс  введением блоков компенсации посто нных составл ющих гармонических сигналов, что позвол ет измер ть фазовьш сдвиги гармонических сигналов, имеющих посто нные составл клцие.

На чертеже приведен структурна  схема устройства.

Устройство содержит формирующий блок 1, блок 2 управлени , формирователи 3 и 4 одиночных импульсов, элементы И 5 и 6, триггеры 7-9, элемент ИЛИ 10, блок 11 вы влени  знака, инвертор 12, элементы И 13 и 14, триггеры 15 и 16, вентили 17 и 18, счет-чики 19 и 20, элементы ИЖ 21 и 22, блоки 23 и 24 элементов И, гейератор 25 опорных частот, процессор 26, триггеры 27 и 28, счетчики 29 и 30 переполнений, дешифраторы 31 и 32, сумматор 33, блоки 34 и 35 компенсации посто нных составл ющие, запоминающие детекторы 36 и 37 максимальных значений сигнала, запоминающие детекторы 38 и 39 минимальных значений , сумматоры-делители 40 и 41..

Формирующий блок 1 соединен через блок управлени  с входами вентилей 17 и 18, второй вход вентил  17 (18) соединен через элемент ИЛИ 21 (22)

и через блок 23 (24) элементов И с генератором 25 опорных частот. Выход вентил  17 (18) соединен с входом счетчика 19 (20). Счетчик 29 (30) переполнений соединен выходами с

дешифратором. 31 (32), выходы которого соединены с вторыми входами блока 23 (24) элементов И.

Входы сумматора 33 соединены с

выходами счетчиков 29 и 30 переполнений , а выход - с входом процессора 26. Выходы переполнений счетчиков 19 и 20. соединены с входами триггеров 27 и 28 переполнени  соответ /гвенно , а выходы последнщ; с входами счетчиков 29 и 30 переполнений , а также с входами сброса счетчиков 19 и 20. Вьгходы счетчиков 19 и 20 соединены с входами процессора 26, выход которого соединен с выходными клеммами устройства. Инвертор 12 соединен своим входом с первым выходом формирующего блока 1 и с цервым входом элемента И 13,

а выходом - с первьм входом элемеГнта И 14. Вторые входы элементов И 13 и 44 соединены с выходом формировател  , а выходы - с входами триггеров 15 и 16. Выход триггера 16 соединен с знаковым входом прОцессора 26 и с третьим входом элемента И 6. Выход триггера 15 соединен с вторым входом элемента И 5, . Входы формирователей 3 и 4 одиночных импульсов соединены с выходами формирующего блока 1, выход формировател  3 одиночных импульсов соединен с первым входом элемента И 5 с вторым входом триггера 8 и входом триггера 9. Выход формировател  4 одиночных импульсов соединен с вторым входом триггера 7, первый вход (которого соединен с выходом элемент та И 5, Первьш вход триггера 8 соединен с выходом элемента И 6, а вы ходы триггеров 7 и В через элемент ИЛИ 10 соединены с первым входом ве тил  18. Выход триггера 9. соединен с первым входом элемента И 6, третьим входом элемента И 5 и первым входом вентил  17. Выход детектора 36 (37) соединен с первым входом су матора-делител  40 (41), а выход де тектора 38 (39) - с вторьм входом сумматора-делител  40 (41), выход которого соединен с первым (вторым) входом формирующего блока 1. Входы детекторов 36 и 38 и третий вход сумматора-делител  40  вл ютс  пер- входом устройства, а входы детекторов 37 и 39 и Третий вход сумматора-делител  41 - вторым входом устройства. Выход йроцессора  вл етс  вьЬсодом устройства. Устройство работает следующим об разом. Входные синусоидальные сигнал ы одной частоты U,, U .поступают на входы запоминающих детекторов 36,38 и 37,39 максимальных и минимальных значений гармонических сигналов. На выходах указанных детекторов формиру ютс  посто нные напр жени , равные амплитудам сигналов U, и U. Эти . посто нные напр жени  поступают на первый и второй входы сумматоров-де ителей 40 и 41, где суммируютс  с учетом знака, дел тс  пополам и вычитаютс  из входных синусоидальных сигналов. Таким образом, на выходах сумматоров-делителей 40 и 41 образуютс  синусоидальные сигналы U,, Ug, скомпенсированные по своим посто нным составл ющим, и поступают на входы формирующего блока 1, где преобразуютс  в пр моугольные импульсы. Последние поступают в блок2 управлени , где в формировател х 3 и 4 6474 одиночных импульсов выдел ютс  импульсы по фронтам входных импульсов. Из одиночных импульсов, полученных с формировател  3, по сигналу U,, прин тому за опорный, триггером 9 формируютс  интервалы времени Т, пропорциональные периоду Uj . Одновременно одиночные импульсы сигнала U, через элемент И 5 по разрешению блока 11 вы влени  знака при положительном сдвиге поступают на запуск триггера 7 и на сброс- триггера 8. Одиночный импульс Uj с формировател  4 через элемент И 6 по разрешению блока 11 вы влени  знака при отрицательном сдвиге поступает на запуск триггера 8 и на сброс триггеру . Таким образом, на три 1ере 7 формируютс  интервалы времени С, пропорциональные сдвигу фаз cf сигнала U;2 относительно Uf при положительном сдвиге, на триггере 8 - пропорциональные сдвигу (360 - Ч) при отрицательном сдвиге, которые через элемент ИЛИ 10 поступают на выход блока управлени . Знак при положительном сдвиге формируетс  при совпадении на элементе И 13 пр моугольного опорного сигнала с одиночным импульсом от сигнала U и запоминаетс  триггером 15, а знак при отрицательном сдвигепри совпадении на элементе И 14 инверсного опорного сигнала с цнвертора 12 с одиночными импульсами и запоминаетс  триггером 16На врем  присутстви  импульсов Т, Г через вентили 17 и 18 на входы счетчиков 19 и 20 подаетс  последовательность импульсов частотой F с генератора 25 опорных частот. F рассчитываетс  из услови  обеспечени  заданного дискрета измерени  на максимальной частоте- входного сигнала , т.е. где Щ - заданный дискрет измерени ; макс максимальна  частота входного сигнала. В начале работы устройство подгоовлено к измерению малых углов на аксимальной частоте входных исслеуемых сигналов. Если после прохождеи  второго периода не произошло пееполнени  счетчика 20, то в процессор 26 запишетс  двоичный код N,, со ответствующий числу импульсов частот F. в измер емом интервале Г . Если при этом не происходит переполнени  счетчика 19, в процессор 26 запишетс также и числовой код N, соответствующий числу импуо ьсов частоты Fg в периоде опорного сигнала В процессо ре провод тс  операции умножени  и- . делени  чцсеп, представленных числовыми кодами, по формуле NX 360 где а - поправочный коэффициент, рав ный отношению частот квантовани . В рассмотренном случае квантующие частоты одинаковы, т.е. а-1. На выходе процессора цифровой код соответ ствует значению сдвига фаз ср в градусах . Если после первого измерени  произошло переполнение счетчика 19, которое фиксируетс  триггером 27 переполнени , импульс переполнени  обнул ет счетчик 19 и записываетс  счетчиком 29. На соответствующем вы- Йоде дешифратора 31 по вл етс  сигнал , разрешающий прохождение частоты Fo/2 через один из блоков элементов И 23, элемент ИЛИ 21 на вентиль 17 и далее на вход счетчика 19 в течение третьего исследуемого периода опорного сигнала U. Цикл работы повтор етс  до тех пор, пока не будет выбрана частота Fp/2 из р да частот . F, F,/2,..., Fo/2, котора  не вызовет переполнени  счетчика 19. Аналогично происходат выбор частоты квантовани  временного интервала t вентилем 18, счетчиком 20, триггером 28 переполнени , дешифратором 32 блоком 24 элементов И, элементом ИЖ 22. Пусть частоты квантовани  интервала Т .оказалась тог; коэффициент отношени  частот Pg - Коэффициент вычисл етс  в сумматоре 33 и представл ет собой разность вух двоичных кодов, хран щихс  в счетчиках 29 и 30 переполнений после . окончательного выбора частот квантовани  . Результат вычитани  записываетс  в процессор. Таким образом, в зависимости от величины угла, знака угла и частоты входного сигнала происходит раздельный автоматический выбор частот квантовани  интервалов времени и Т. Применение в предлагаемом фазометре блоков компенсации посто нных составл ющих гармонических сигналов позвол ет измер ть фазовые сдвиги сигналов, превьш1ающие амплитуду посто нных с оставл ющих,, а такие сигналы нередко встречаютс  при измерении. При этом не сужаетс  диапазон рабочих частот. Ф о рмула изобретени  Цифровой фазометр по авт. сб. № 1075186, отличающийс  тем, что, с целью расширени  функциональных возможностей и повьштени  точности без сужени  частотного диапазона , в него введены два блока. компенсации посто нных составл ющих гармонических сигналов, входы которых  вл ютс  первым и вторым информационными входами фазометра, а выходы соединены с первым и вторым входами формируклцего блока, причем каждый из блоков компенсации посто нных составл ющих содержит запоминающий детектор минимальных значений гармонического сигнала, запоминающий детектор максимальных значений гармонического сигнала, входы которых  вл ютс  соответствуюшим входом фазометра , а выходы соединены с первым и вторым входами сумйатора-делит л , третий вход которого  вл етс  информационным входом фазометра, а выход сумматора-делител   вл етс  выходом 1блока компенсации посто нной составл ющей о

Claims (1)

1. Цифровой фазометр

   1075186, о т л и ч что, с целью расширения ей. й с я функциг < -т №

   тем, ональных возможностей и повышения точности без сужения частотного диапазона, в него введены два блока.компенсации постоянных составляющих гармонических сигналов, входы которых являются первым и вторым информационными входами фазометра, а выходы соединены с первым и вторым входами формирующего блока, причем каждый из блоков компенсации постоянных составляющих содержит запоминающий детектор минимальных значений гармонического сигнала, запоминающий детектор максимальных значений гармонического сигнала, входы которых являются соответствующим входом фазометра, а выходы соединены с первым и вторым входами сумМатора-делит^ля, третий вход которого является информационным входом фазометра, а выход сумматора-делителя является выходом |блока компенсации постоянной составляющей .