Изобретение относитс к технике измерений и может быть использовано дл измерени отклонени переходной частоты частотных дискриминаторов, в системах автоматизированного изме рени и контрол параметров радио электронной аппаратуры, в том числе приемников цветного изображени при контрольно-регулировочных работах. Известно устройство дл измерени частотной расстройки частотного дискриминатора, содержащее генератор с плавной перестройкой частоты ксшебаний сигнала в пределах линейного участка характеристики испытуемого частотного дискриминатора, выходом соединенного с входом измерител напр жени посто нного тока, и частотомер, вход которого соединен с выходом генератора, к которому под ключен вход устройства с испытуемым частотным дискриминатором l . Недостатком известногочустройства вл етс значительное врем измерени частотной расстройки частотного дискриминатора, обусловленное использованием стандартных измерител ных приборов и отсутствием средств автоматического измерени частотной расстройки. Целью-изо,бретени вл етс сокращение времени измерений. Цель достигаетс тем, что и устройство дл измерени частотной расстройки частотного дискриминатора, содержащее генератор испыт.ательных сигналов, выход которого соединен с первой входной клеммой устройства, и регистрирующий прибор, введены диф ференциальный усилитель, запоминающи блок и блок управлени , при этом втора входна клемма устройства сое динена с одним из входов дифференциального усилител и с входом запоминающего блока, выход которого соеданен с вторым входом дифференциального усилител , выход последнего соейинен с входом регистрирующего прибора , выполненного в виде вычислител отношени напр жений, выходом сое диненного с входом блока управлени , первый выход которого соединен с управл ющими входами запомнНаютаего бло ка и вычислител отношени напр жеНИИ , второй и третий выходы блока уп равлени соединены ссоответствующим управл ющими входами генератора испы тательных сигналов Блок управлени выполнен в виде двух элементов И, элемента ИЛИ, формировател импульсов и распределител импульсов, при этом вход распределител импульсов соединен с первым выходом блока управлени и с выходом формировател импульсов, а один из выходов распределител импульсов под ключен к второму выходу блока управлени и к одному из входов первого элемента И, а второй выход распределител импульсов соединен с третьим выходом блока управлени и с одним из входов второго элемента И, второй вход которого подключен к входу блока управлени и к второму входу .первого элемента И, выход которого соединен с управл ющим входом распределители импульсов, выход второго элемента И соедине.н с одним из входов элемента ИЛИ, второй вход которого подключен к входной клемме устройства .Пуск, выход элемента ИЛИ соединен с входом формировател импульсов. На фиг. 1 приведена структурна схема устройства на фиг, 2 - временные диагракв.1ы, по сн ющие его работу. Устройство (фиг. 1) содержит генератор 1 испытательных сигналов фиксированной частоты, испытуемый частотный дискриминатор 2, блок 3 управлени , дифф.еренциальный усилитель 4, запоминающий блок 5 и вычислитель 6 отношени напр жений. Блок 3 управлени содержит первый и второй элементы И 7 и 8, элемент ИЛИ 9, формирователь 10 импульсов, : распределитель 11 импульсов, входные клеммы устройства 12 и 13 и входную клемму 14 Пуск, Генератор 1 испытательных сигналов выходом соединен с первой входной клеммой 12 устройства, втора входна клемма 13 устройства соединена с одним из входов диффёренцисшьного усилител 4 и с входом запоминающего блока 5, выход которого соединен с вторым входом дифференциального усилител 4, выход последнего соединён с входом регистрирующего прибора, выполненного в виде вычислител 6 отношени напр жений, выходеом соединенного с входом блока 3 управлени , первый выход которого соединен с управл ющими входами запомингцощего блока 5 и вычислител 6 отношени напр жений, второй и третий выходы блока 3 управлени соединены с соответствующими управл ющими входами генератора 1 испытательных сигналов. Блок 3 управлени выполнен в виде двух элементов И 7 и 8, элемента ИЛИ 9, формировател 10 импульсов и распределител 11 импульсов . При этом вход распределител 11 импульсов соединен с первым выходом блока 3 управлени и с выходом формировател 10 импульсов, а один из выходов распределител 11 импульсов подключен к второму выходу блока 3 управлени и к одному из входов первого элемента И 7, а второй выход распределител 11 импульсов соединен с третьим выходом блока 3 управлени и с одним из входов второго элемента И 8, второй вход кото рого подключен к входу блока 3 управлени и к второму входу первого элемента И.7, выход которого соединен с управл ющим входом распределител 11 импульсов, выход второго эле мента И 8 соединен с одним из входов элемента ИЛИ 9, второ: вход кото рого подключен к входной клемме 14 устройства Пуск выход элемента ИЛИ 9 соединен с входом формировате л 10 импульсов. Временные диаграммы (фиг, 2) ото бргокают: а - импульс nycKf S импульсы на первом выходе блока 3 управлени ; Ь - импульс на втором вы ходе блока 3 управлени ; 2. - импул сы обратной св зи иа выходе вычисли тел 6; (j - импульс на третьем выходе блока 3 управлени ; в - испыта тельные сигналы на выходе генератор 1; - напр жение на выходе испытуе мого частотного дискриминатрра 2; - напр жение на выходе эапоми- нающего блока 5; ч - напр жение на выходе дифференциального усилител 4. Устройство работает в три.такта. Перед измерением на генераторе 1 устанавливаетс одно из фиксированных значений частоты, равное извест ному номинальному значению частоты fjj. настройки нул испытуемого частотного дискриминатора 2. Генератор 1 снабжен двум входами управлени и выполнен таким образом, что при подаче управл ющего сигнала на один его вход частота колебаний выходного сигнала равна f, а при под че ансшогичного сигнала на другой вход на выходе генератора устанавливаетс сигнал другой частоты f. При .этом независимо от значени частоты первого сигнала fo разность частот i.f f - f const, a амплитуды колебаний обоих сигналов одинаковы. Разность частот if обоих сигналов выбираетс таким образом, чтобы выполн лось условие |bf j ufoMj,,,, где u. fo ам максимальное допустимое значение расстройки, частотных дискриминаторов. В первом такте сигнал на входе частотного дискриминатора 2 отсутствует (фиг. 2е). Импульсом Пуск ( фиг. 2о|), поступающим через элемент ИЛИ 9 от входной одноименной клеммы 14 устройства, запускаетс формирователь 10. По первому импульсу , поступающему с выхода формировател 10 через первый выход блока 3 управлени (фиг. 2$) на вхбд запоминающего блока 5, в последнем фиксируетс напр жение (фиг. 2) смещеНИН UCM на выходу частотного дискриминатора 2 в случае отсутстви сигнала на его входе. Этим же импульсом вычислитель & устанавливаетс в исходное состо ние. Спадом первого импульса (фиг. 25) распределитель 11 устанавливаетс в начальное состо ние . На этом первый такт завершаетс , Во втором такте по импульсу, поступающему с выхода распределител 11 с второго выхода блока 3 (фиг, 2S) на вход генератора 1, на выходе последнего устанавливаетс СИГНЕШ частоты f(j (фиг, 2е), Этот сигнал-детектируетс частотным дискриминатором 2, Напр жение на выходе частотного дискриминатора (фиг, 2) представл ет собой алгебраическую сумму напр жений , + U, U|, где U, напр жение первого детектированного сигнала. Это напр жение прикладываетс к одному из входов дифференциального усилител 4, к другому входу которого приложено напр жение UCM (фиг. 2 ) с выхода запоминающего блока 5 На выходах дифференциального усилител 4 устанавливсиотс два противофазных напр жени с абсолютным значением, равным lKnUJ,| , где Кп - коэффициент передачи дифференциального усилител . Напр жени с пр мого и инверсного выходов дифференциального усилител 4 поступают на вход вычислител 6. В последнем реализуетс известный принцип двухтактного интегрировани сравниваемых напр жений. Первый такт интегрировани длитс в течение эталонного времени Т.) . По истечении этого времени первым импульсом обратной св зи (фиг. 2г следующим с выхода вычислител 6 через последовательно соединенные элемент И 8 и элемент ИЛИ 9, запускаетс формирователь 10. Второй импульс (фиг. 25) с выхода формировател 10 через первый выход .блока 3 управлени воздействует на управл ющий вход вычислител 6, запреща интегрирование напр жени . По это:Му же импульсу запоминающий блок 5 фиксир/ет напр жение U с выхода частотного дискриминатора 2, Спадом второго импульса (фиг. 2S) распределитель 11 устанавливаетс во второе состо ние. На этом второй такт заканчиваетс . В третьем такте работы по третьему выходу блока 3 управлени с выхода распределител 11 на второй вход генератора 1 следует импульс (фиг, 2), по которому на вход частотного дискриминатора 2 поступает сигнал (фиг, 2е) частоты f. На выходе частотного дискриминатора 2 устанавливаетс напр жение (фиг. 2 равное алгебраической сумме напр жений и + - Uj Я® А2 пр жение детектированного второго сигнала. Это напр жение прикладывает с к входу дифференциального усилител 4, к другому входу которого приложено напр жение U| с выхода запоминающего блока 5. На выходе диф ференци ального усилител 4 устанавли ваютс два противофазных напр жени с абсолютным значением, равным IUjp| к„-ид 1 , Эти напр жени прикладываютс к входу вычислител б. По спа ду второго импульса (фиг. 2S) в вычислителе 6 разрешаетс интегрирование напр жени . Выбор пол рности напр жени осуществл етс в вычислителе б таким образом, чтобы сумма интегралов напр жений в первом и вто ром тактах интегрировани равн лась нулю. При выполнении указанного усло ви вторым импульсом (фиг. 2г) с вых да вычислител 6 через элемент И 7 распределитель 11 устанавливаетс в исходное состо ние. На этом цикл измерэни завершаетс . Подачей импульса Пуск на вход элемента ИЛИ 9 цикл измерений может быть повторен. Математическое выражение, характе ризующее принцип двухтактного интегрировани , имеет вид т - - Uj и TQ - соответственно длите где Т ности второго и перв тактов интегрировани напр жений Uj и U . Из равенства (1) следует, что д тельность Т .второго такта интегрировани однозначно определ ет абсолютное отношение напр жений, так как Тд const. интервал Т квантуетс импульсами со стабильным периодом to, а интервал Тд задаетс посто нным числом NO периодов t. При этом равенство (1) имеет вид N - цифровой эквивалент отн шени напр жений. По аналогии с вырг1жснием (2) вычисление отношени напр жений tJ, и ид2 характеризуетс равенством где UjL. и и соответственно напр жени детектированных первого и ВТО рого сигналов. Напр жени J и ид2 св заны с параметрами частотного дискриминатора и информативными параметрами испытательных сигналов зависимост ми At S.Af, ид2 So Af , где SQ - крутизна демодул ционной характеристики частотного дискриминатора в окрестности номинального значени частоты f(j его настройки; ufo fo fg- частотна расстройка нул частотного дискриминатора. Здесь ЕО - измеренное значение частоты настройки. С учетом выражений (4) и (5) равенство (3) преобразуетс к виду Afo. „ If 0 Соответствующим выбором посто нных величин NO и uf можно получить результат измерени частотной расстройки частотного дискриминатора непосредственно в единицах частоты. При этом знак расстройки нул также может быть определен, поскольку известен знак крутизны S конкретного частотнЪго дискриминатора, возможность определени знака расстройки нул вытекает из зависимости (4). Устройство обеспечивает сокращение времени измерений частотной расстройки в 3,2 раза.