00 112 Изобретение относитс к измерени м веро тностных характеристик случайных процессов и может быть использовано , например, при испытани х конструкций на случайную вибрацию дл контрол эффективной частоты процесса нагружени . Цель изобретени - расширение Функциональных возможностей измерител за счет измерени среднеквадратического значени скорости процесса, имеющего произвольный закон распределени . На фиг.1 изображена обща блоксхема измерител ; на фиг.2 - конкрет на схема измерител . Измеритель содержит фильтр 1 верх них частот, генератор 2 тактовых импульсов, дельта-модул тор 3, блок 4 пам ти, логический блок 5 и блок 6 усреднени . Дельтамодул тор 3 включает ограничитель 7, интегратор 8, элемент НЕ 9, триггер 10, элемент 11 -задержки, элементы И 12 и 13, блок 4 пам ти включает в себ элементы НЕ 14 и 15, триггер 16, логический блок содержит элементы И 17 и 18, элемент ИЛИ 19, интегратор 20. Измеритель работает следующим образом . Анализируемьй сигнал после центри ровани фильтром 1 верхних частот поступает на вход дельта-модул тора 3, где в результате дельта-модул ции он аппроксимируетс сигналом, который в момент поступлени импульсов с генератора 2 тактовых импульсов имеет приращение либо + д , либо - л . В зависимости от этого выходной сигнал дельта-модул тора 3 принимает значение либо 1, либо О. Последо вательность 1 и О с выхода дельта-модул тора поступает на вход блока 4 пам ти, где запоминаетс предыдущее значение выхода дельта-модул тора . Работа блока 4 пам ти синхрони зуетс сигналом с генератора 2 тактовых импульсов. В зависимости от предыдущего и текущего значений выхода дельта-модул тора 3, поступающих с выхода блока 4 пам ти на вход логического блока 5, формируетс выход , эквивалентный квадрату скорости случайного процесса. Поскольку сигнал , аппроксимированный путем дельта модул ции, может иметь только три 3 (. -4-. - i- и 0. значени скорости где &t - интервал следовани тактовых импульсов), то ее квадрат может иметь только два значени - (--) и 0s которым соответствуют 1 и О на выходе логической схемы. Причем 1 по вл етс только в том случае, если совпадают текущее и предыдущее значени выхода дельта-модул тора, так как чередование 1 и О на выходе дельта-модул тора имеет место в случае посто нного входного сигнала, т.е. при нулевой скорости. В блоке 6 усреднени определ етс текзпцее среднее значение выходного сигнала логического блока 5, которое вл етс пропорциональным измер емой величине среднеквадратического значени скорости случайного процесса. Причем врем усреднени выбираетс из услови статистической точности. Формула изобретени Измеритель среднеквадратического значени скорости случайного процесса , содержащий первый и второй триггеры , элемент ИЛИ, элемент И, первый элемент НЕ, выходы первого и второго элементов И подключены соответственно к первому и второму входам элемента ИЛИ, отличающийс тем, что, с целью расширени функциональных возможностей за счет, обработки случайных процессов с произвольным законом распределени , в него введены второй и третий элементы НЕ, элемент задержки, интегратор, блок усреднени , ограничитель, фильтр верхних частот, генератор импульсов, информахцюнный вход устройства соединен с входом фильтра верхних частрт выход которого подключен к пр мому входу ограничител , выход которого соединен с входом установки в О первого триггера и входом первого элемента НЕ, выход которого подключен к входу установки в 1 первого триггера, первый вход первого элемента И объединен с входами второго и третьего элементов НЕ, первым входом третьего элемента И и соединен с пр мым выходом первого триггера, инверсный выход которого подключен к первому входу четвертого элемента И,
выход которого соединен с инвертирзтощим входом интегратора, выход которого подключен к инвертирующему входу ограничител , пр мой вход интегратора соединен с выходом третьего элемента И, второй вход которого объединен с вторым входом четвертого элемента И и подключен к выходу задержки, вход которого объединен с входами синхронизации первого и второго тригг еров и соединен с выходом генератора импулъсов, инверсный
выход второго триггера подключен к первому входу второго элемента И, второй вход которого соединен с выходом второго элемента НЕ, второй вход первого элемента И подключен к пр мому выходу второго триггера, вход установки в 1 которого соединен с выходом Третьего элемента НЕ, выход элемента ИЛИ подключен к входу блока усреднени , выход которого вл етс выходом устройства .
Фтг.1