SU1264302A1 - Операционный усилитель - Google Patents
Операционный усилитель Download PDFInfo
- Publication number
- SU1264302A1 SU1264302A1 SU843786213A SU3786213A SU1264302A1 SU 1264302 A1 SU1264302 A1 SU 1264302A1 SU 843786213 A SU843786213 A SU 843786213A SU 3786213 A SU3786213 A SU 3786213A SU 1264302 A1 SU1264302 A1 SU 1264302A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- transistors
- input
- current
- transistor
- cascade
- Prior art date
Links
Landscapes
- Amplifiers (AREA)
Abstract
Изобретение относитс к радиотехнике . Цель изобретени - расширение области рабочих частот и повьшениё быстродействи Операционный у-ль содержит два входных диф. каскада , выполненных на транзисторах (т) 1, 2, 3 и 4, два отражател тока 5 и 6, каскад усилени напр жени , выполненный на Т 7 и 8, выходной каскад усилени мощности 9, выполненный на Т 10 и II, цепь смещени , вьтолненна на диодах 12 и 13, и токозадак ций элемент (ТЗЭ) 14. Цель достигаетс введением ТЗЭ 14, создающего оптимальный режим работы дл Т 7 и 8, а также обеспечивающего лучшее динамическое согласование входных диф. каскадов с каскадом усилени напр жени , понижа его динамическое входное сопротивление в широком диапазоне входного сигнала. 1 ил. (Л ка
Description
(54) ОПЕРАЦИОННЫЙ УСИЛИТЕЛЬ (57) Изобретение относится к радиотехнике. Цель изобретения - расширение области рабочих частот и повышение быстродействия. Операционный у-ль содержит два входных диф. кас када, выполненных на транзисторах (Т) 1, 2, 3 и 4, два отражателя тока 5 и 6, каскад усиления напряжения, выполненный на Т 7 и 8, выходной каскад усиления мощности 9, выполненный на Т 10 и II, цепь смещения, выполненная на диодах 12 и 13, и токозадающий элемент (ТЗЭ) 14. Цель достигается введением ТЗЭ 14, создающего оптимальный режим работы для Т 7 и 8, а также обеспечивающего лучшее динамическое согласование входных диф.
каскадов с каскадом усиления напряжения, понижая его динамическое вход ное сопротивление в широком диапазоне входного сигнала. 1 ил.
Изобретение относится к радиотехнике и может использоваться для усиления широкополосных сигналов в радиоэлектронных устройствах различного назначения.
Цель изобретения - расширение области рабочих частот и повышение быстродействия.
На чертеже представлена принципиальная электрическая схема операцион ного усилителя.
Операционный усилитель (ОУ) содержит' первый и второй входные дифференциальные каскады на первых транзисторах I и 2 и вторых транзисторах 3 и 4, первый и второй отражатели тока 5 и 6, каскад усиления напряжения на транзисторах Т и 8, выходной каскад 9 усиления мощности на транзисторах 10 и 11 и цепь смещения на диодах 12 и 13, а также токозадающий элемент 14.
Операционный усилитель работает следующим образом.
После включения операционного усилителя подается входной сигнал, например на инвертирующий вход подается положительный сигнал + ДУ, в коллекторах первого и второго транзисторов 2 и 4 токи возрастают соответственно на величину & I, и й 12 в коллекторах первого и второго транзисторов 3 и 1 токи уменьшаются на величину 41, и й12, происходит открывание четвертого транзистора 8 и закрывание третьего транзистора 7. В результате на выходе ОУ напряжение будет уменьшаться до величины - Kyv х х - П.
Аналогично, при подаче на инвертирующий вход отрицательного сигнала 4 V происходит закрывание четвертого транзистора 7, в результате выходной сигнал ОУ увеличивается до величины + · αν.' При уменьшении сигнала на инвертирующем входе до нуля через первые и вторые транзисторы 1, 4 и 2, 3 потекут в нагрузочные отражатели тока 5 и 6 разные токи, что приведет к закрыванию третьего и четвертого транзисторов 7 и 8.
Однако третий и четвертый транзисторы 7 и 8 закроются не полностью, так как токозадающий элемент 14 будет задавать ток покоя 10 через третий и четвертый транзисторы и через прямосмещенные диоды 12 и 13, которые задают ток покоя 10 в транзис— торах 10 и 11 выходного каскада усиления мощности.
Таким образом задается оптимальный режим работы третьего и четвер5 того 7 и 8 транзисторов и транзисторов 10 и 11 выходного каскада усиления мощности, когда при небольших выходных сигналах перезаряд паразитных емкостей производится большим то10 ком.
В ОУ управление третьим и четвёртым транзисторами 7 и 8 каскада усиления напряжения осуществляется не15 посредственно токами первого и второго входных дифференциальных каскадов, поэтому использование токозадающего элемента 14 ОУ для увеличения быстродействия не ограничивается созданием 20 оптимального режима работы для третьего и четвертого транзисторов 7 и 8 каскада усиления напряжения, но также обеспечивает лучшее динамическое согласование первого и второго вход25 ных дифференциальных каскадов с каскадом усиления напряжения, понижая динамическое входное сопротивление каскада усиления напряжения В широком диапазоне входного сигнала. В ОУ 3θ существует прямая связь между величинами токов в первом и втором входных дифференциальных каскадах и током токозадающего элемента 14. При этом .значительно уменьшается влияние емкости Миллера у первых и вторых тран35 зисторов входных дифференциальных каскадов. Это дополнительно повышает быстродействие ОУ и уменьшает время установления переходных процессов.
Claims (1)
- Изобретение относитс к радиотехнике к может использоватьс дл усилени широкополосных сигналов в радиоэлектронных устройствах различного назначени . Цель изобретени - расширение области рабочих частот и повышение быстродействи . На чертеже представлена принципиальна электрическа схема операцион ного усилител . Операционный усилитель (ОУ) содер жит первый и второй входные дифферен циальные каскады на первых транзисторах I и 2 и вторых транзисторах 3 и 4, первый и второй отражатели то- -ка 5 и 6, каскад усилени напр жени на транзисторах 7 и 8, выходной каскад 9 усилени мощности на транзисторах 10 и II и цепь смещени на диодах 12 и 13, а также токозадающий элемент 14, Операционный усилитель работает следующим образом. После включени операционного усилител подаетс входной сигнал, например на инвертирующий вход подаетс положительный сигнал + в коллекторах первого и второго транзисторов 2 и 4 токи возрастают соответственно на величину & I, и и 1 в коллекторах первого и второго тран зисторов 3 и 1 токи уменьшаютс на величину il, и Д1, происходит откры вание четвертого транзистора 8 и закрывание третьего транзистора 7, В результате на вькоде ОУ напр жение будет уменьшатьс до величины - Кц х к bV. Аналогично, при подаче на инвер- тирук дий вход отрицательного сигнала Ь V происходит закрывание четвертого транзистора 7, результате выходной сигнал ОУ увеличиваетс до величины К U V. При уменьшении сигнала на инвертирующем входе до нул через первые и вторые транзисторы 5, 4 и 2, 3 потекут в нагрузочные отражатели тока 5 и 6 разные токи, что приведет к закрыванию третьего и четвер того транзисторов 7 и 8. Однако третий и четвертый транзисторы 7 и 8 закроютс не полностью, так как токозадающий элемент 14 будет задавать ток поко Ig через третий и четвертый транзисторы и через пр мосмещенные диоды 12 и 13, ко торые задают ток поко Ig в транзисорах 10 и 11 выходного каскада усиени мощности. Таким образом задаетс оптимальый режим работы третьеТо и четвертого 7 и 8 тракзистороЕ к транзистоов 0 и П выходного каскада усилеи мощности, когда при небольпшх ыходных сигналах перезар д паразитых емкостей производитс большим тоом . В ОУ управление третьим и четвертым транзисторами 7 и 8 каскада усилени напр жени осуществл етс непосредственно токами первого и второго входных дифференциальных каскадов, поэтому использование токозадающего элемента 14 ОУ дл увеличени быстродействи не ограничиваетс созданием оптимального р.ежима работы дл третьего и четвертого транзисторов 7 и 8 каскада усилени напр жени , но также обеспечивает лучшее динамическое согласование первого и второго входных дифференциальных каскадов с каскадом усилени напр жени , понижа динамическое входное сопротивление каскада усилени напр жени в широком диапазоне входного сигнала. В ОУ существует пр ма св зь между величинами токов в первом и втором входных дифференциальных каскадах и током токозадающего элемента 14, При этсж значительно уменьшаетс вли ние емкости Миллера у первых и вторых транзисторов входных дифференциальных каскадов, Это дополнительно повышает быстродействие ОУ и уменьшает врем установлени переходных процессов. Формула изобретени Операционный усилитель, содержащий параллельно соединенные первый и второй входные дифференциальные каскады , каждый из которых выполнен на первом и втором транзисторах, первый и второй отражатели тока, входы которых подключены к коллекторам первых транзисторов, а выходы - к коллекторам вторых транзисторов соответственно первого и второго входных дифференциальных каскадов, каскад усилени напр жени , выполненный на третьем и четвертом транзисторах, эмиттеры которых подключены к входам соответственно первого и второго отражателей тока, выходы которых соединены с базами соответственно третье3 12643024го и четвертого транзисторов, и вы-чающийс тем, что, с целью ходной каскад усилеии мощности,расширени области рабочих частот и при этом структура третьего транзи-повьщгени быстродействи , ме аду колстора соответствует структуре перво-лекторами- вторых транзисторов первого и второго транзисторов второгоs го и второго входных дифференциальвходно о дифференциального каскада,ных каскадов включен токозадающий структура четвертого транзистора со-элемент, а коллекторы третьего и четответствует структуре первого и вто-вертого транзисторов соединены с рого транзисторов первого входноговходом выходного каскада усилени Iдифференциального каскада, о т л и-Ю мощности.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843786213A SU1264302A1 (ru) | 1984-09-03 | 1984-09-03 | Операционный усилитель |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843786213A SU1264302A1 (ru) | 1984-09-03 | 1984-09-03 | Операционный усилитель |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1264302A1 true SU1264302A1 (ru) | 1986-10-15 |
Family
ID=21136815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843786213A SU1264302A1 (ru) | 1984-09-03 | 1984-09-03 | Операционный усилитель |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1264302A1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5399991A (en) * | 1993-01-28 | 1995-03-21 | National Semiconductor Corporation | High speed low power op-amp circuit |
-
1984
- 1984-09-03 SU SU843786213A patent/SU1264302A1/ru active
Non-Patent Citations (1)
Title |
---|
Патент US № 4274060, кл. Н 03 F 3/45, опублик. 1981. Каталог интегральных микросхем Master, V. 2, р. 2636, 1982. * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5399991A (en) * | 1993-01-28 | 1995-03-21 | National Semiconductor Corporation | High speed low power op-amp circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4333058A (en) | Operational amplifier employing complementary field-effect transistors | |
JP3520106B2 (ja) | 線路間差動増幅器用結合駆動・加算回路 | |
US4480230A (en) | Large swing CMOS power amplifier | |
US4379267A (en) | Low power differential amplifier | |
EP0203705A2 (en) | Gallium arsenide differential amplifier with closed loop bias stabilization | |
EP0616421A1 (en) | Feedback amplifier for regulating cascode gain enhancement | |
JP2003514478A (ja) | 増幅器 | |
JPS5855685B2 (ja) | ゾウフクカイロ | |
KR20000052438A (ko) | 동적 보상 증폭기 및 그 방법 | |
US5789980A (en) | Amplifier and semiconductor device which are operated at a low voltage | |
JPH08250941A (ja) | 低歪差動増幅回路 | |
JPS6156642B2 (ru) | ||
GB2227138A (en) | Common-base source-driven differential amplifier | |
EP0730345B1 (en) | Variable gain circuit | |
US4004245A (en) | Wide common mode range differential amplifier | |
SU1264302A1 (ru) | Операционный усилитель | |
US4283683A (en) | Audio bridge circuit | |
US6292057B1 (en) | Output stage of an operational amplifier and method having a latchup-free sourcing current booster for driving low impedance loads | |
KR950005170B1 (ko) | 증폭기 | |
JPS6458106A (en) | Differential input stage, digital differential line receiver and operational amplifier | |
US4431971A (en) | Dynamic operational amplifier | |
EP0403174A3 (en) | Differential amplifying circuit operable at high speed | |
US4206419A (en) | Power amplifier | |
US20020005757A1 (en) | Fully differential operational amplifier of the folded cascode type | |
JPS58139506A (ja) | 差動増幅回路 |