SU1260938A1 - Устройство дл отображени информации на экране телевизионного приемника - Google Patents

Abstract

Изобретение относитс  к вычисли- гельной технике, а именно к устройствам отображени .информации на базе ЭЛТ или телевизионного видеоконтрольного устройства, и найдет широкое применение в АСУТП, системах обработки данных и других системах, где использование графических дисплеев сдерживаетс  высокой стоимостью . Цель изобретени  - расширение области применени  устройства за счет возможности произвольного изменени  конфигурации и параметров отображаемых символов. Устройство позвол ет использовать одну и ту же оперативную пам ть дл  хранени  кодов символов, графических образов символов и информации о таких параметрах отображени , как цвет,  ркость, контрастность и т.д. С этой пам тью но производить обычные операции запи-д си-считывани , что позвол ет оперативно мен ть форму и параметры отображаемых символов, т.е. осГуще- ствл ть формирование произвольных графических образов с любым сочетанием цветов и других параметров ( ркости , контрастности и т.д.). 1 з.п. ф-лы, 2 ил. to (Л О) о со со 00

Description

Изобретение относитс  к вычисли- тельной технике, а именно к уст- ройствам отображени  информации на базе электронно-лучевой трубки или телевизионного видеоконтрольного устройства и найдет .широкое применение в АСУТП, системах обработки данных и других системах, где использование графических дисплеев сдерживаетс  высокой стоимостью.

Известно устройство дл  отображени  информации, содержащее микропроцессор , блок посто нной пам ти, блок рециркулируемой оперативной пам ти, знакогенератор и синхронизатор l

Использование в нем посто нного запрограммированного знакогенератора с ограниченным набором отображаемых знаков существенно ограничивает функциональные возможности устройства .

Наиболее близким по технической сущности  вл етс  устройство отображени  дл  информации, содержащее коммутатор, синхронизатор, формирователь видеосигнала, блок управлени  и блок оперативной пам ти, входы-выходы которого  вл ютс  информационными шинами, адресные втсоды подключены к выходам коммутатора, управл ющий вход которого подключен к выходу блока управлени , а перва  группа его .информационных входов - к первым выходам синхронизатора, второй выход которого подключен к первому входу формировател  видеосигнала 2,

Недостатками этого устройства  вл ютс : отсутствие возможности оперативного изменени  конфигурации символов, что ограничивает область применени  отсутствие средств программируемой установки параметров отображени  символов; аппаратурна  сложность из-за наличи  нар ду с опративной пам тью еще и посто нной пам ти знакогенератора.

Целью изобретени   вл етс  расширение области применени  устройства за счет возможности произвольного изменени  конфигурации и параметров отображаемых .символов.

Поставленна  цель достигаетс  тем, что в устройство дл  отображени  информации на экране телевизионного приемника, содержащее блок оперативной пам ти, адресные входы которого подключены к выхо.цам коммутатора , информационные входы блока оперативной пам ти  вл ютс  информационными входами устройства, первьй управл ющий вход коммутатора  вл етс 

управл ющим входом устройства, первый информационный вход коммутатора подключен к выходу блока счетчиков, вход которого подключен к одному из выходов синхронизатора, вход синхронизатора подключен к выходу генератора тактовых импульсов, второй информационный вход коммутатора  вл етс  адресным входом устройства, выход блока оперативной пам ти подключен к информационному входу сдвигового регистра, регулируемый атте-. нюатор, выход которого подключен к одному из входов формировател  видеосигналов , другой вход формировател 

видеосигналов подключен ко второму

выходу синхронизатора, выход формировател  видеосигналов  вл етс  информационным выходом устройства, введены последовательно соединенные пер- вый делитель частоты, вход которого подключен к выходу генератора тактовых импульсов, второй делитель частоты и первый, элемент И, второй вход которого подключен к выходу первого делител  частоты, а выход - к первому управл ющему входу сдвигового регистра, буферный регистр, выход крторого соединен с третьим информационным входом коммутатора, и после.довательно соединенные элемент НЕ, преобразователь кодов и BTopo i элемент И, второй вход которого подключен к выходу сдвигового регистра, а выход - к первому входу регулируемого аттенюатора, второй вход которого соединен с вторым выходом преоб разовател  кодов, третий выход-которого  вл етс  управл ющим выходом устройства, выход блока оперативной

пам ти подключен к информационным входам преобразовател  кодов и буферного регистра, выход второго делител  частоты подключен ко вторым управл ющим входам сдвигового регистра и коммутатора, управл ющему входу буферного регистра и входу элемента НЕ, а также тем, что,- преобразователь кодов содержит последовательно соединенные дешифратор, вход

которого  вл етс  информационным

входом преобразовател , регистр, второй вход которого  вл етс  управл ющим входом преобразовател , и цифроаналоговьгй преобразователь, выход которого  вл етс  вторым выходом преобразовател , второй и третий выходы регистра  вл ютс  соответственно первым и третьим выходами преобразо- .

На фиг, 1 представлена структурна  схема устройства; на фиг. 2 - структурна  схема преобразовател  кодов.

.Устройство дл  отображени  информации содержит блок 1 оперативной пам ти, адресные входы 2 которого подключены к выходам коммутатора 3, информационные входы 4 блока 1  вл - ютс  информационными входами устройства , первый управл юпщй вход 5 ком мутатора 3  вл етс  управл ющим входом устройства, первые информацион - ные входы 6 коммутатора 3 подключены к соответствующим входам блока 7 счечиков , вход 8 которого подключен к первому выходу синхронизатора 9, вход синхронизатора 9 подключен к выходу 10 генератора 11 тактовых им- пульсов, вторые информационные входы 12 коммутатора 3  вл ютс  адресными входами устройства, выход 13 блока 1 подключен к информационному входу сдвигового регистра 14, регулируемый аттенюатор 15, выход 16 которого подключен к первому входу формировател  17 видеосигналов, второй вход которого подключен ко второму выходу 18 синхронизатора 9, делители 19 и 20 частоты, преобразователь 21 кодов, элементы 22 и 23 И, элемент 24 НЕ и буферный регистр 25.

Входы регистра 25 подключены к выходам блока 1 и к информационным входам преобразовател  21, выходы 26 регистра 25 подключены к третьим входам коммутатора 3, первый управл ющий вход 27 преобразовател  21 подключен к выходу элемента 24 НЕ, вход которого подключен к выходу 28 второго делител  20, первому управл ющему входу сдвигового регистра 14, к второму управл ющему входу коммутатора 3, к управл ющему входу, ре- гистра 25 и к одному из входов первого элемента 22 И. Второй вход 29 элемента 22 И подключен к входу второго делител  20 и к вьпсоду первого делител  19, вход которого подключен к выходу генератора 11, выход 30 элемента 22 И подключен к второму управл ющему входу сдвигового регистра

14, выход 31 которого подключен к одному из входов элемента 23 И, второй вход элемента 23 И подключен к соответствующему выходу 32 преобразовател  21, выходы 33 которого  влютс  управл ющими выходами устройст выход 34 элемента 23 И подключен к первому из входов 34 регулируемого аттенюатора 15, второй вход 35 которого подключен к. соответствующему выходу преобразовател  21. Выход 36 формировател  17  вл етс  информационым выходом устройства.

Преобразователь 21 кодов вьтол- нен в виде дешифратора 37 (фиг. 2), регистра 38, цифроаналогового преобразовател  39. Выходы 40 регистра 38 подключены к выходам дешифрато- ра 37, входами которого  вл ютс  информационные входы 13 преобразовател  21 кодов. Управл ющим входом регистра 38  вл етс  вход 27 преобразовател  21 кодов. Входы 41 -преобразовател  39 подключены к соответствующим выходам регистра 38, а выход ег  вл етс  вторым выходом 35 преобразовател . 21 кодов.

Выход 32 регистра 38  вл етс  первым выходом 32 преобразовател  21 кодов, выход 33  вл етс  его третьим выходом и управл ющим выходом устройства.

Устройство работает следующим образом .

Ячейки блока 1 условно разделены на две зоны. В первой зоне хран тс  коды адресов графических символов (знакомест), а во второй - графические образы самих символов, представленные в виде пр моугольной матрицы . Рабочий цикл блока 1 состоит из двух тактов, которые определ ютс  сигналом,«поступающим с выхода 28 делител  20. Из первой зоны пам ти считьшаетс  код адреса отображаемого символа, который с выхода 13 блока 1 поступает на буферный регистр 25. Делитель 20 формирует синхрони- зирующий сигнал, по которому код адреса записываетс  в регистр 25, с его выхода 26 код адреса подаетс  через коммутатор 3 на адресные входы 2 блока 1. Во втором такте по этому адресу считываетс  информаци  построчного разложени  данного символа, котора  записываетс  с выхода 13 блока 1 в сдвиговый регистр 14. Тактова  частота поступает с делител  19 через

элемент 22 И на управл ющий вход 30 сдвигового регистра 14, обеспечива  вывод информации из него в виде последовательного сигнагга. Этот сигнал поступает на вход 31 элемента 23 И, с выхода 34 элемента И 23 сигнал поступает на вход регулируемого аттенюатора 15, затем с его выхода 1 в на формирователь 17 видеосигнала, где замешиваетс  с синхросмесью, по- ступающей с выхода 18 синхронизатора 9.

Блок 7 счетчиков формирует последовательность адресов первой зоны па м ти, которые поступают на информа- ционный вход 6 коммутатора 3 и проход т на адресный вход 2 блока 1 в каждом первом такте рабочего цикла. Работой коммутатора (попеременным переключением входов 6 и 26 на выход 2) управл ет сигнал, поступающий с вьссода 28 делител  20. При необходимости записать в блок 1 информацию ведущее устройство (не показано ) подает сигнал по управл ющему входу 5 на коммутатор 3, который коммутирует адресный вход 12 на адресный вход 2 блока 1 (он ж е переключает блок оперативной пам ти в режим записи). Информационньй вход 4 блока 1  вл етс  шиной данных устройства . Преобразователь 21 кодов выполн ет функции управлени  цветом,  ркостью и формированием изображени  по командам, поступающим с выхо- да 13 блока 1.,

Преобразователь 21 кодов работает следующим образом,

Б каждый первый такт из области кодов блок 1 на выходе 13 поступает информаци , котора  преобразуетс  дешифратором 37 и поступает на вход 40 регистра 38 по сигналу, поступающему с выхода 27 элемента 24 НЕ. Дешифратор 37 реагирует только на ко- ды управлени . Из регистра 38 информаци  через выходы 41 группы поступает на преобразователь 39, где преобразуетс  в аналоговый сигнал  ркости, поступающий на управл ющий вход 35 регулируемого.аттенюатора 15, Выходы 33 регистра 38 предназначены дл  коммутировани  электронных путпек цветного видео-контрольного устройства (не показаны), что обес- печивает управление цветом. Выход 3 регистра 38 осуществл ет формирование изображени  путем стробировани 

сигнала с выхода 31, поступающего на вход элемента 23 И,

Таким образом, устройство позвол ет использовать одну и ту же оперативную пам ть дл  хранени  кодов символов, графических образов символов и информации 6 таких параметрах отображени , -как цвет,  ркость, контрастность и т.д, С этой пам тью можно производить обычнь1е операции записи-считывани , ЧТО позвол ет оперативно мен ть форму и параметры отображаемых символов, т,е,- осзтце- ствл ть формирование произвольных графических образов с любым сочетанием цветов и других параметров ( ркости , контрастности и т.д,).

Это значительно расшир ет область применени  данного типа устройства, а также упрощает их структуру, так .как при этом используетс  один тип пам ти.

Claims (2)

1. Формула изобретени 

   1, Устройство дл  отображени  информации на экране телевизионного приемника, содержащее блок оперативной пам ти, адресные входы которого подключены к выходам коммутатора, информационные входы блока оперативной пам ти  вл ютс  информационными входами устройства, первый управл ющий вход коммутатора  вл етс  управл ющим входом устройства, первый информационный вход комнут атора - подключен к вьпсоду блока счетчик он, вход которого подключен к одному из выходов синхронизатора, вход синхронизатора подключен к выходу генератора тактовых импульсов, второй информационный вход коммутатора  вл етс  адресным входом устройства, выход блок оперативной пам ти подключен к информационному входу сдвигового регистра , регулируемый аттенюатор, ход которого подключен к одному из входов формировател  видеосигналов, другой вход формировател  видеосигналов подключен к второму выходу синхронизатора, а выход формировател  видеосигналов  вл етс  информационным выходом устройства, о т л и ч ающеес  тем, что, с целью расширени  области применени  устройства за счет возможности произвольного изменени  конфигурации и параметров отображаемых символов, оно

   содержит последовательно соединенные первый делитель частоты, вход которого подключен к выходу генератора тактовых импульсов, второй делитель частоты и первый элемент И, второй вход которого подключен к выходу первого делител  частоты, а выход - к первому управл ющему входу сдвигового регистра, буферный регистр , выход которого соединен с третьим информационным входом коммутатора , и последовательно соединенные элемент НЕ, преобразователь кодов и второй элемент И, второй вход которого подключен к выходу сдвигового регистра, а выход - к первому входу регулируемого аттенюатора , второй вход которого соединен с вторым выходом преобразовател  кодов, третий выход которого  вл етс  управл ющим выходом устройства , выход блока оперативной пам ти

   подключен к информационным .входам преобразовател  кодов и буферного регистра, выход второго делител  частоты подключен к вторым управл ю- . щим входам сдвигового регистра и коммутатора, управл ющему входу ферного регистра и входу элемента НЕ.
2. 2. Устройство по п. 1, о т л и- чающеес  тем, что преобразователь кодов содержит последовательно соединенные дешифратор,вход которого  вл етс  информационным входом преобразовател , регистр, второй вход которого  вл етс  управл ющим входом преобразовател , и цифроаналоговый преобразователь, выход которого  вл етс  вторым выходом преобразовател , второй и тре- тий выходы регистра  вл ютс  соответственно первым и третьим выходами преобразовател .

   (pus, 2