SU1252955A2 - Device for checking adequacy of information transmission by quasiternary code - Google Patents

Device for checking adequacy of information transmission by quasiternary code Download PDF

Info

Publication number
SU1252955A2
SU1252955A2 SU853873067A SU3873067A SU1252955A2 SU 1252955 A2 SU1252955 A2 SU 1252955A2 SU 853873067 A SU853873067 A SU 853873067A SU 3873067 A SU3873067 A SU 3873067A SU 1252955 A2 SU1252955 A2 SU 1252955A2
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
elements
code
trigger
Prior art date
Application number
SU853873067A
Other languages
Russian (ru)
Inventor
Анатолий Исаевич Журавин
Валерий Валентинович Добряков
Original Assignee
Военный Инженерный Краснознаменный Институт Им.А.Ф.Можайского
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Военный Инженерный Краснознаменный Институт Им.А.Ф.Можайского filed Critical Военный Инженерный Краснознаменный Институт Им.А.Ф.Можайского
Priority to SU853873067A priority Critical patent/SU1252955A2/en
Application granted granted Critical
Publication of SU1252955A2 publication Critical patent/SU1252955A2/en

Links

Landscapes

  • Dc Digital Transmission (AREA)

Abstract

Изобретение относитс  к радиотехнике . Цель изобретени  - расширение функциональных возможностей путем обнаружени  ошибок в коде передачи СМ1 . Устройство содержит выпр митель 1, три элемента ШШ 2-4, счетчик 5, вьцхелитель 6 тактовой частоты , формирователь 7 тактовых импульсов , два элемента НЕ 8 и 9, два триггера 10 и II, четыре элемента И 12-15, логический блок (ЛБ) 16, состо щий из Двух счетчиков (С) 17 и 18, п ти элементов И 19-23, двух элементов НЕ 24 и 25, трех триггеров 26-28, и элемента ИЛИ 29 При нарушении в коде СМ 1 пор дка чередовани  комбинации 00 и II на выходе С 17 и 18 по вл етс  импульс ошибки. При правильном чередовании комбинаций С 17 и 18 сбрасьшаютс  в нулевое состо ние. По интенсивности по влени  сигналов ошибок можно судить о состо нии канала св зи и контролировать достоверность передачи информации. 1 ил. т нм-з AHI CMI кThe invention relates to radio engineering. The purpose of the invention is to extend the functionality by detecting errors in the CM1 transmission code. The device contains a rectifier 1, three elements SHSh 2-4, a counter 5, an executor of 6 clock frequency, a shaper of 7 clock pulses, two elements HE 8 and 9, two triggers 10 and II, four elements AND 12-15, a logic unit (LB ) 16, consisting of Two counters (C) 17 and 18, five elements AND 19-23, two elements NOT 24 and 25, three triggers 26-28, and element OR 29 In case of violation in the CM code, 1 order of alternation of the combination 00 and II at output C 17 and 18, an error pulse appears. With the correct alternation of the combinations, C 17 and 18 are reset to the zero state. According to the intensity of the occurrence of error signals, it is possible to judge the state of the communication channel and control the reliability of information transmission. 1 il. t nm-s AHI CMI to

Description

Изобретение относитс  к радиотехнике , может быть использовано дл  контрол  достоверности лередачи информации квазитроичным кодом и  вл етс  усовершенствованием изобретени  по авт.св. № 906011.The invention relates to radio engineering, can be used to control the accuracy of information transmission by a quasi-trivial code and is an improvement of the invention according to the author. No. 906011.

Цель изобретени  - расширение функциональных возможностей путем обнаружени  ошибок в коде передачи CMI.The purpose of the invention is to extend the functionality by detecting errors in the CMI transmission code.

На чертеже представлена структурна  электрическа  схема предложенного устройства.The drawing shows a structural electrical circuit of the proposed device.

Устройство дл  контрол  достоверности передачи информации квазитроичным кодом содержит выпр митель 1, первый 2, второй 3 и третий 4 элементы ИЛИ, счетчик 5, вьще- литель 6 тактовой частоты, формирователь 7 тактовых импульсов, первый 8 и второй 9 элементы НЕ, первый 10 и второй И триггеры, первый 12, второй 13, третий 14 и четвертый 15 элементы И, логический блок 16, состо щий из первого 17 и второго 18 счетчиков, первого 19, второго 20, третьего 21, четвертого 22 и п того 23 элементов И, первого 24 и второго 25 элементов НЕ, первого 26, второго 27 и третьего 28 триггеров и элемента ИЛИ 29.A device for controlling the reliability of information transmission by a quasi-trod code contains rectifier 1, first 2, second 3 and third 4 OR, counter 5, clock frequency 6, shaper 7 clock pulses, first 8 and second 9 HE, first 10 and the second And the triggers, the first 12, the second 13, the third 14 and the fourth 15 And elements, the logical unit 16, consisting of the first 17 and second 18 counters, the first 19, second 20, third 21, fourth 22 and fifth 23 And elements, the first 24 and second 25 elements are NOT, the first 26, the second 27 and third are 28 trigger moat and OR 29.

Устройство работает следующим образом . IThe device works as follows. I

Бипол рные сигналы квазитроичных кодов AMI и НДВ-3 кода СМ1, пройд  через выпр митель 1, где бипол рные сигналы превращаютс  в две последовательности однопол рных импульсов, а унипол рные сигналы кода СМ1 не измен ютс , поступают дл  анализа в логическую часть устройства, состо щую Из двух идентичных частей. Пер-, вал логическа  часть, состо ща  из первого элемента ИЛИ 2, первого элемента НЕ 8, первого триггера 10, первого 12 и второго I3 элементов И обнаруживает нарушени  бипол рности в сигнале, передаваемом квазитроичным кодом AMI. На выходе второго элемента ИЛИ 3 по вл етс  (k-l) импульс на К последоватепьньк импульсов одинаковой пол рности. Втора  логическа  часть, состо ща  из второго элемента ИЛИ 3, второго элемента НЕ 9, второго триггера 11, третьего 14 и четвертого 13 элементов И, совместно с третьим элементом ИЛИ 4 вы вл ет нарушени  сигнала в коде НДВ-3. НаThe bipolar signals of the AMI and NDV-3 codes of the CM1 code, passed through rectifier 1, where the bipolar signals are converted into two sequences of unipolar pulses, and the unipolar signals of the CM1 code do not change, are sent for analysis to the logical part of the device of two identical parts. The first shaft, the logical part consisting of the first element OR 2, the first element NO 8, the first trigger 10, the first 12 and the second I3 elements AND, detects bipolarity violations in the signal transmitted by the quasi-trivial AMI code. At the output of the second element OR 3, a (k-l) pulse appears on a K sequence of pulses of the same polarity. The second logical part, consisting of the second element OR 3, the second element NOT 9, the second trigger 11, the third 14 and the fourth 13 elements AND, together with the third element OR 4 reveals signal violations in the NDV-3 code. On

К импульсов одинаковой пол рности на первом входе устройства на выходе третьего элемента И.ПИ 4 получаетс  (k-2) импульсов, соответствующих чисЛУ нарушений бипол рности в сигнале, передаваемом кодом НДВ-3. В сигнале с линейным кодом НДВ-3 могут следовать один за другим два импульса одинаковой пол рности, а поэтому третийThe pulses of the same polarity at the first input of the device at the output of the third element I.PI 4 result in (k-2) pulses corresponding to the number of bipolar violations in the signal transmitted by the NDV-3 code. In a signal with a linear NDV-3 code, two pulses of the same polarity can follow one after another, and therefore the third

подобный импульс будет ошибкой,such an impulse will be a mistake

С помощью последовательно соединенных выделител  6 тактовой частоты , формировател  7 тактовых импульсов и счетчика 5 вьщел ютс  ошибки,With the help of serially connected clock selector 6, clock generator 7 and counter 5 errors are detected

которые не соответствуют второму условию дл  кода НДВ-3, а именно по влению на входе устройства последовательности с количеством следующих подр д нулей более трех. На выходеwhich do not correspond to the second condition for the NDV-3 code, namely, the appearance of a sequence at the input of the device with the number of the following subsets of zeros more than three. At the exit

счетчика 5, втором выходе устройства будет по вл тьс  импульс, сигнализирующий о по влении четырех нулей подр д , что  вл етс  признаком ошибки дл  кода НДВ-3. Импульсы с выходаthe counter 5, the second output of the device will receive a pulse signaling the appearance of four zeros of the order, which is a sign of an error for the NDV-3 code. Impulses from the output

счетчика 5 поступают на дополнительный вход третьего элемента ИЖ 4, увеличива  тем самым количество сигналов ошибок, обнаруженных по нарушению чередовани  пол рностей импульсов .counter 5 is fed to the auxiliary input of the third IL 4 element, thereby increasing the number of error signals detected by the violation of alternating polarities of pulses.

Дл  обнаружени  ошибок в коде СМ1 необходимо вы вл ть нарушени  чередовани  комбинаций 00 и 11 и по влени  запрещенных комбинаций 10To detect errors in the CM1 code, it is necessary to detect violations of the alternation of combinations 00 and 11 and the occurrence of forbidden combinations 10

на тактовом интервале передачи, что происходит следующим образом. I on the clock transmission interval, what happens as follows. I

Информационные сигналы кода СМ1 с выхода первого элемента ИЛИ 2 поступают на вход первого триггера 26Information signals of the CM1 code from the output of the first element OR 2 are fed to the input of the first trigger 26

логического блока 16 и на вход вьще- лител  6 тактовой частоты, в котором выдел етс  в этом случае двойна  тактова  частота, содержаща с  в сигнале GM1. Импульсы двойной тактовойlogic block 16 and a clock frequency to the input of the drive 6, in which in this case the double clock frequency contained in the GM1 signal is allocated. Double clock pulses

частоты с выхода формировател  7 тактовых импульсов поступают на вторые входы второго 27 и третьего 28 триггеров , логического блока 16, а также на .вход делител  на два, в качествеthe frequency from the output of the imaging unit 7 clock pulses go to the second inputs of the second 27 and third 28 flip-flops, logic block 16, as well as to the input of the divider into two, as

которого используетс  первьй триггер 26, с выхода которого тактовые импульсы поступают на первый 19, второй 20, третий 21 и четвертый 22 элементы И логического блока 16. С выходов второго 27 и третьего 28 триггеров информационный сигнал параллельным кодом поступает на первый 19 и второй 20 элементы И. По вление импульса на выходе п того элемента И 23 свидетельствует о по влении запрещенной комбинации 10 на тактовом интервале передачи. При нарушении в коде CMI пор дка чередовани  комбинаций 00 и 11 на выходе первого 17 или второго 18 счетчика (емкостью 2) будет по вл тьс  импульс ошибки. При правильном чередовании комбинаций первьй и второй счетчики будут сбрасыватьс  в нулевое состо ние. Таким образом, на выходе элемента ИЛИ 29 логического блока 16, т.е. на третьем выходе CMI устройства, будут по вwhich uses the first trigger 26, from the output of which the clock pulses arrive at the first 19, second 20, third 21 and fourth 22 elements of the logical block 16. From the outputs of the second 27 and third 28 triggers, the information signal is transmitted in parallel code to the first 19 and second 20 elements I. The appearance of a pulse at the output of the fifth element And 23 indicates the occurrence of a forbidden combination of 10 on the clock transmission interval. If the CMI code on the order of alternation of combinations 00 and 11 is disturbed, an error pulse will appear at the output of the first 17 or second 18 counter (capacity 2). With the correct alternation of combinations, the first and second counters will be reset to the zero state. Thus, at the output of the element OR 29 logical block 16, i.e. on the third output of the CMI device, they will be in

л тьс  импульсы ошибок Б случае нарушени  чередований комбинаций 00 и 11 и при по влении запрещенных дл  кода СМ1 комбинаций 10 на тактовом интервале передачи.There are error pulses B in case of interlacing of combinations 00 and 11 and in the case of the occurrence of combinations 10 forbidden for the CM1 code on the clock transmission interval.

По интенсивности по влени  сигналов ошибок на соответствующем выходе устройства можно судить о состо нии канала св зи и контролировать достоверность передачи информации.According to the intensity of the occurrence of error signals at the corresponding output of the device, it is possible to judge the state of the communication channel and control the reliability of information transmission.

Предлагаемое устройство обеспечи- вает вы вление подавл ющего большинства ошибок при передаче информации в кодах AMI, НДВ-3 и СМ1 и удовлетвор ет требовани м, предъ вл емым к устройствам контрол  без перерьгоа св зи.The proposed device detects the overwhelming majority of errors in the transmission of information in the AMI, NDV-3 and CM1 codes and satisfies the requirements imposed on control devices without interruption of communication.

Claims (1)

Формула изобретени Invention Formula иand Устройство дл  контрол  достоверности передачи информации квази- троичным кодом по авт.св. № 9060П, отличающеес  тем, что, jc целью расширени  функциональных во можностей путем обнаружени  ошибок в коде передачи СМ1, в него введен логический блок, первый и второй входы которого соединены соответстРедактор А. КозоризA device for controlling the reliability of information transmission with a semicircle code auth.St. No. 9060P, characterized in that, jc the purpose of expanding the functionality by detecting errors in the CM1 transmission code, a logic block is entered into it, the first and second inputs of which are connected by the corresponding editor A. Kozoriz Составитель Е. Голуб Техред И.ВересCompiled by E. Golub Techred I. Veres Заказ 4632/58 Тираж 624ПодписноеOrder 4632/58 Circulation 624 Subscription ВНИИПИ Государственного комитета СССРVNIIPI USSR State Committee по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5for inventions and discoveries 113035, Moscow, Zh-35, Raushsk nab., 4/5 Производственно-полиграфическое предпри тие, г. Ужгород, ул.Проектна , 4Production and printing company, Uzhgorod, Projecto st., 4 00 5five 00 5 five 00 5five венно с выходом формировател  тактовых импульсов и выходом первого элемента ИЛИ, причем логический блок выполнен в виде трех триггеров, п ти элементов И, двух счетчиков НЕ, двух счетчиков и элемента ИЛИ, выход первого триггера подключен к первым входам первого, второго, третьего и четвертого элементов И, выход второго триггера подключен к второму входу первого элемента И и к первому входу третьего триггера, выход которого подключен к второму входу второго элемента И, выход которого подключен к второму входу третьего элемента И, входу первого элемента НЕ и к первому входу п того элемента И, второй вход которого соединен с выходом второго элемента НЕ и с вторьм входом четвертого элемента И, третий вход которого соединен с выходом первого элемента НЕ, вход второго элемента НЕ соединен с выходом первого элемента И и третьим входом третьего элемента И, выход которого подключен к информационному входу первого счетчика и к входу Сброс второго счетчика, выход четвертого элемента И подключен к информационному входу второго счетчика и к входу Сброс первого счетчика, выходы первого и второго счетчиков и п того элемента И соединены соответственно с первым, вторьм и третьим входами элемента ИЛИ, выход которого  вл етс  выходом логического блока и соответственно третьим выходом устройства, объединенные входы первого и второго триггеров и второй вход третьего триггера  вл ютс  первым входом логического блока, вторым входом которого  вл етс  второй вход второго триггера.with the output of the clock pulses and the output of the first element OR, and the logic unit is made in the form of three triggers, five AND elements, two counters NOT, two counters and the OR element, the output of the first trigger is connected to the first inputs of the first, second, third, third and fourth elements And, the output of the second trigger is connected to the second input of the first element And to the first input of the third trigger, the output of which is connected to the second input of the second element And, the output of which is connected to the second input of the third element And, input n The first element is NOT and to the first input of the fifth element AND, the second input of which is connected to the output of the second element NOT and to the second input of the fourth element AND, the third input of which is connected to the output of the first element NOT, the input of the second element is NOT connected to the output of the first element AND the third input of the third element And, the output of which is connected to the information input of the first counter and to the Reset input of the second counter, the output of the fourth element And is connected to the information input of the second counter and to the Reset input of the first counter, outputs n The first and second counters and the fifth element And are connected respectively to the first, second and third inputs of the OR element, the output of which is the output of the logic unit and, accordingly, the third output of the device, the combined inputs of the first and second triggers and the second input of the third trigger block, the second input of which is the second input of the second trigger. Корректор С. ШекмарProofreader S. Shekmar
SU853873067A 1985-03-26 1985-03-26 Device for checking adequacy of information transmission by quasiternary code SU1252955A2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853873067A SU1252955A2 (en) 1985-03-26 1985-03-26 Device for checking adequacy of information transmission by quasiternary code

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853873067A SU1252955A2 (en) 1985-03-26 1985-03-26 Device for checking adequacy of information transmission by quasiternary code

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU906011 Addition

Publications (1)

Publication Number Publication Date
SU1252955A2 true SU1252955A2 (en) 1986-08-23

Family

ID=21169061

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853873067A SU1252955A2 (en) 1985-03-26 1985-03-26 Device for checking adequacy of information transmission by quasiternary code

Country Status (1)

Country Link
SU (1) SU1252955A2 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 906011, кл, Н 04 В 3/46, 23.05,80. *

Similar Documents

Publication Publication Date Title
SU1252955A2 (en) Device for checking adequacy of information transmission by quasiternary code
SU1621119A1 (en) Light-signal safety device
SU1295524A2 (en) Decoding device
SU1312161A1 (en) Continuous-action inclination meter
SU1434437A1 (en) Signature analyzer
SU1280447A1 (en) Device for checking the recording channels of magnetic tape recorders
SU1104672A2 (en) Device for checking truth of transmitting information by quasiternary code
RU2127685C1 (en) Track circuit
SU906011A1 (en) Device for checking information transmission fidelity by quasiternary code
JPS62127928A (en) Optical touch panel
SU1010717A1 (en) Pseudorandom train generator
SU1225022A1 (en) Device for quality control of digital communication channel
SU1092742A1 (en) Device for determining information validation
SU1290539A1 (en) Device for detecting digital signal errors in checked codes
SU1689936A1 (en) Device for formation and input of data of frame structure
SU1277113A1 (en) Signature analyzer
SU1359884A2 (en) Square-wave generator
SU1465827A1 (en) Device for measuring signal-to-noise ratio
SU913565A1 (en) Square-wave generator
KR0173962B1 (en) Transmission line status monitoring device
SU1432756A1 (en) Device for monitoring failures of multichannel pulse trains
SU1325727A1 (en) Device for majority switching-on of redundant logic units
SU1197119A2 (en) Device for block synchronizing of digital transmission system
SU1224821A2 (en) Device for processing information
SU1315932A2 (en) Digital common time system