SU1242946A1 - Microprogram device for test diagnostic checking and control - Google Patents

Microprogram device for test diagnostic checking and control Download PDF

Info

Publication number
SU1242946A1
SU1242946A1 SU843824431A SU3824431A SU1242946A1 SU 1242946 A1 SU1242946 A1 SU 1242946A1 SU 843824431 A SU843824431 A SU 843824431A SU 3824431 A SU3824431 A SU 3824431A SU 1242946 A1 SU1242946 A1 SU 1242946A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
address
register
block
Prior art date
Application number
SU843824431A
Other languages
Russian (ru)
Inventor
Александр Васильевич Сычев
Вячеслав Сергеевич Харченко
Григорий Николаевич Тимонькин
Василий Петрович Супрун
Виктор Александрович Малахов
Сергей Николаевич Ткаченко
Виктор Алексеевич Краснобаев
Original Assignee
Предприятие П/Я А-7160
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-7160 filed Critical Предприятие П/Я А-7160
Priority to SU843824431A priority Critical patent/SU1242946A1/en
Application granted granted Critical
Publication of SU1242946A1 publication Critical patent/SU1242946A1/en

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

Изобретение относитс  к авто- .матике и вычислительной тех{1ике. и может быть использова о в,устройствах управлени  и диагностировани  дискретш.гх объектов. Целью изобретени   вл етс  повышение надежности устройства за счет сокращени  .оборудовани  блоков пам ти. Устройство. содержит блок пам ти микрокоманд, счетчик адресов микрокоманд, регистр микроопераций, блок пам ти условий и адресов перехода, блок ко гмутации, распределитель импульсов , мультиплексор, коммутатор гшрс- са, регистр логических условий, дешифратор, триггер пуска, генератор тактовых импульсов, блок эла- мектов И, три элемента И, два элемента ИЛИ и генератор единиц, 5 ил. о to У к) .-.-jijsa (S- ci 1чэ ff .-This invention relates to automatics and computing. and can be used in control devices and in the diagnosis of discrete objects. The aim of the invention is to increase the reliability of the device by reducing the equipment of the memory blocks. Device. contains a microinstructions memory block, microinstructions address counter, microoperation register, conditional and transition addresses block, co-switching unit, pulse distributor, multiplexer, switchboard switch, logical conditions register, decoder, trigger start, clock generator, electer block - And mects, three elements And, two elements OR, and a generator of units, 5 Il. about to Y to).-.- jijsa (S-ci 1che ff .-

Description

1one

Изобретение отлоситс  к аитоматн- ке и вычислительной технике i может быть }гспользоваио в устройствах управлени  и диагиостиронани  дискрет -1Х Об7ЛМ ТОВ.The invention relates to the information technology and computing technology i can be used in control and diagnostics devices of the sample -1X O7LM TOV.

Мелью изобрстенн  Я1зллетс.  повышение надежности устройства за счет сокращени  оборудовани блокоп пам ти. IMelieu izobrstenn Yalisletts. increasing the reliability of the device by reducing the memory block hardware. I

На фиг.1 представлена функциональна  схема микропрограммного устройства дл  тестового диагностировани  и управлени ; на фиг.2 и 3 - фрагменты реализуемых частных микропрограмм; на фиг.А - функциональна  схема блока условий и адресов перехода и блока коммутации дл  конкретного- примера; на фиг.5 - блок- схема алгоритма функционировани  устройства.Figure 1 shows the functional diagram of the firmware for test diagnostics and control; Figures 2 and 3 show fragments of implemented private firmware; in Fig. A, a functional diagram of a block of conditions and addresses of a transition and a switching unit for a particular example; Fig. 5 is a block diagram of a device operation algorithm.

MpiKponporpaMMHoe устройство дл  тестового диагностировани  и управлени  (фиг.П содержит блок 1 пам ти микрокоманд с вькодом I.1 кода микроопераций , выходом 1.2 адреса и выходом 1,3 метки, счетчик 2 адресов микрокоманд, регистр 3 микроопераций , блок 4 пам ти условий и адресов перехода, блок 5 KoViMyramm, распределитель 6 импульсов, мультиплексор 7, комг- утатор 8 адреса, регистр 9 логических условий, дешифратор 10 (10,1-10k - группа выходов дегииоЬратора), триггер 11 пуска, генератор 12 тактовых импульсов, первый 13, второй 14 и третий 15 элементы И, блок 16 элементов И, первый 1 и второй 18 элементы ИЛИ, генератор 19 единиц, входы 20-22 соответственно пуска,кода операций и логических условий устройства и выход 23 устройства. Кроме того, обозначены выходы 23.1 и 23.2 конца команды и конца работы регистра микроопераций cooTBeTCTBet Ho, первый 24, второй 25 и третий 26 выходы генератора 12 тактовых импульсов соответст- ве но и первый - п-и 27.1-27.П выходы распределител  6 импульсов, коды Ху (X) провер емых лопгческнх условий (то;«дественного логического услови ), формат Ф микрокоманды, считьшаемой из блока пам ти условий и адресов перехода, сигнал КР - на выходе конца работы регистра 3 микроопераций , сигнал КК - на выходе кон- команды регистра 3 микроопераций, рее - безусловного перехода иThe MpiKponporpaMMHoe device for testing diagnostics and control (Fig.P contains block 1 of microinstructions memory with code of I.1 micro-operations code, output 1.2 of address and output 1.3 of labels, counter 2 addresses of microinstructions, register of 3 micro-operations, block 4 of conditions memory and addresses of the transition, block 5 KoViMyramm, distributor 6 pulses, multiplexer 7, commutator 8 addresses, register 9 logical conditions, decoder 10 (10.1-10k - group of output terminals), trigger 11, start, generator 12 clock pulses, first 13 , second 14 and third 15 elements And, block 16 elements And, per 1st and second 18 elements OR, generator 19 units, inputs 20-22, respectively, start, operation code and logic conditions of the device and device output 23. In addition, the outputs 23.1 and 23.2 of the command end and the end of the micro-operation register cooTBeTCTBet Ho, first 24 The second 25 and third 26 generator outputs 12 clock pulses correspond respectively to the first one - p-27.1-27. The outputs of the distributor are 6 pulses, the Hu (X) codes of the tested lagging conditions (that; “logical logic condition), the format F microcommands, read from the memory block of conditions and addresses of ode signal KR - at the output end of the register 3 microoperations signal CK - the outlet concentration micro instruction register 3, pgg - unconditional jump and

оокоманды МК.about teams MK.

10ten

1515

429462429462

. Блок 1 пам ти (.НИ) микрокоманд предназначен дл  хранени  микрокоманд и имеет три выхода. С выхода 1,1 считываютс  сигналр: микроопсраци. Memory unit 1 (.NI) of micro-instructions is intended for storage of micro-instructions and has three outputs. Signal output is read from output 1.1: micropsraction

5 и поступают на соответствующие ин- фор.мационные входы pei-истра 3 микрооперации . С выхода 1.2 считываетс  адрес специальной мйкрокомандЕ,, в которой предусмотрен анализ условий переходов. По адресу, содержащемус  в этой микрокоманде, на нервыт информационный вход блока 5 коммутации выбираетс  информаци , содерлсагца  коды провер емых в данной микрокоманде условий. С выхода 1.3 считываетс  единична  метка при выполнении микрокоманд безусловного перехода (но адресу). В этом случае содержимое пол  1.2 интернретируетс  как .рее безусловного перехода.5 and arrive at the corresponding information inputs of pei-ister 3 microoperations. From output 1.2, the address of the special microcommand, in which the analysis of transition conditions is provided, is read. At the address contained in this microcommand, the information input of the switching unit 5 is selected for the information input; the information containing the codes of the conditions checked in this microcommand is selected. From output 1.3, a single label is read when executing unconditional jump micro-commands (but by address). In this case, the contents of floor 1.2 are internationally recognized as an unconditional transition.

- Счетчик 2 адресов микрокоманд предназначен дл  приема, хранени  и выдачи кодов адресов микрокоманд на БП 1 микрокоманд. При орт лнизации- The counter 2 addresses of micro-instructions is intended for receiving, storing and issuing codes of addresses of micro-instructions on the power supply unit 1 of the micro-instructions. With ort lnization

безусловного перехода в микропрограммах запись кода адреса очередной микрокоманды в счетчик 2 адресов микрокоманд произподтитс  с выхода коммутатора 8 адреса при поступле30 НИИ на его первый управл ющий вход метки с выхода БП 1. При выполнении микрокоманд, в которых отсутствует анализ условий переходов, содержимое счетчика 2 адресов микрокоманд unconditional transfer in microprograms to write the address code of the next microinstruction into the counter 2 addresses of microcommands produced from the output of the switch 8 address when the SRI arrives at its first control input of the label from the output of the PSU 1. When performing microcommands that do not analyze the transition conditions, the contents of the counter 2 addresses microinstructions

35 увеличиваетс  на единицу и из блока пам ти выбираетс  и считываетс  следую1да  микрокоманда.35 is incremented by one and the next microcommand is selected and read from the memory block.

Регистр 3 микроопераций предназ-. начен дл  приема, хранени  и выдачи кодов микроопераций на выход 23 устройства . Запись информацрги в рех истр 3 микроопераций осуществл етс  при наличии на его синхровходе сигналаj формируемого на втором выходе 25Register 3 microoperations prednaz-. Started to receive, store, and issue micro-operation codes at device output 23. The recording of information in a micro-op 3 micro-operation is carried out in the presence of a synchronous input signal j generated at the second output 25

4040

45 reiicparopa45 reiicparopa

  гактоБых ;ьмпульсовgpTo pulses

Блок 4 пам ти условий и адресов перехода предназначен дл  хранени  и вьщачи кодов провер емых логических условий и старших разр дов адреса перехода. Блок 5 коммутацииUnit 4 of the memory of conditions and transition addresses is intended for storing and retrieving codes of the checked logical conditions and high order bits of the transition address. Switching unit 5

предназначен дл  выдачи кодов провер емых логрг- еских условий.designed for issuing codes of checked logrg conditions.

Распределитель 6 импульсов представл ет собой последовательное соединение счетчика и дешифратора. Синхронизирующий и установочньш распределител  ш-тульсов  вл ютс  счет1г.-1м и установочным входами счсгчикл cooTncTCTHtmno . Б исход нo состо нии единичный потенциал присутствует иа вьгходк 27.1. Распределитель 6 ifMny.TbcoB предназначен дл  djopMHponaHifH последовательности импульсов, количество которых зависит и определ етс  количеством уровней пpoвep  fыx логических условий . IIjiH поступлении первого очередного импульса единичное значение присутствует. на ньгходе 27.2 и так длее до выхода 27. и, где и - кол1-гчес во уровней провер емых логических условий. Единичный сп1-нал на одном из и. выходов- указывает номер провер емого уровн .The pulse distributor 6 is a serial connection of a counter and a decoder. The synchronizing and installation of the distributor of sh-puls are counted 1 g. - 1 m and the installation inputs of the cooler cooTncTCTHtmno. The outcome of the condition of a single potential is present in the input 27.1. Distributor 6 ifMny.TbcoB is intended for djopMHponaHifH sequences of pulses, the number of which depends and is determined by the number of levels of the test of the logical conditions. IIjiH receipt of the first successive pulse unit value is present. on route 27.2 and so on until exit 27. and, where and are the number of levels in the logical conditions being checked. Single sp1-cash on one of and. outputs - indicates the number of the level to be tested.

Мультиплексор 7 предназначен дл  проверки значений логических условий . , 1юступаю1 1их с входа 22 логических условий у-стройства.Multiplexer 7 is designed to verify the values of logical conditions. , 1Step up 1 with the input of 22 logical conditions of the device.

Коммутатор 8 адреса осуществл ет передачу на. информационный вход счетчика 2 адресов микрокоманд либо кода операций, поступающего с входа 21 устройства, либо адреса перехода к очередной микрокоманде по третьему И)форм.1ционному входу при единичном или нулевом значении сигнала Конец команды на выходе 23.1 регистра 3 микроопераций соответственно, а также осуществл ет передачу адреса безусловного перехода при разрешающем сигнале метки с выхода 1.3 БП.1.The address switch 8 transmits to. the information input of the counter of 2 micro-commands addresses or the operation code received from the input 21 of the device, or the transition address to the next micro-command on the third I) form. At the single input or zero signal value. The end of the command at the output 23.1 of the register of 3 micro-operations, respectively, and also transfer of the address of unconditional jump with the enable signal of the tag from output 1.3 BP.1.

Регистр 9 логических условий предназначен дл  последовательной записи, хранени  и выдачи кодов младших разр дов адреса перехода. Запись и формации в регистр 9 осуществл етс  по заднему фронту синхроимпульса с выхода Третьего элемента И 15. Разр :дность регистра равна .гLogical condition register 9 is designed to sequentially record, store, and issue the lower-order codes of the transition address. Recording and formations in register 9 are performed on the falling edge of the clock from the output of the Third Element And 15. The register is equal to .g

Дешифратор 10 логически:-: условий предназначен дл  выдачи в блок 5 когмутации номера провер емого логического услови  в провер е -iOM  русе. Количество выходов дешифратора равно . Триггер 11 пуска управл ет работой генератора 12 тактовых ш-тульсов. Он устанавливаетс  в единичное состр ние при поступлении единичного сигнала на вход 20 устройства, который соединен е его ч -входом. Единичный сигнал на выходе триггера 1I пуска разрешает функционирование генератора 12 тактовых импульсов.The decoder 10 is logical: -: the conditions are intended for issuing in the cogmutation unit 5 the number of the checked logical condition in the test case. The number of outputs of the decoder is equal to. Trigger trigger 11 controls the generator of 12 clock pulses. It is set to one unit when a single signal arrives at the input 20 of the device, which is connected by its h input. A single signal at the output of the trigger 1I start-up allows the generator to operate 12 clock pulses.

А29464A29464

Генератор 12 тактовых импульсов предназначен дл  формиропл(П1  пос- ледователт,ностей тлктопых импульсов. На выходах 2А и 25 форм1 руютс  nocjie5 довате 1ьпости, сдвинутые одна относительно другой га врем  записи в счетчик 2 адресов икpoкoмaнд очередной NOiKpOKOf.saiwLi, и выборки микрокоманды из блока . На выходе 26The 12-clock pulse generator is designed for formropl (P1 after the pulse, for the first pulses. At outputs 2A and 25, nocjie5 is added to the output, shifted one relative to the other, the time of writing to the counter 2 addresses of the regular command NOiKpOKOf.saiwLi, and the sample and the sampling pattern and the sampling pattern and the sampling pattern and the sampling pattern and the sampling pattern and the sampling pattern are used. . On exit 26

10 формируетс  последовательность импульсов , управл юща  проверкой логических условий.10, a sequence of pulses is generated controlling the logical conditions.

Первый элемент И I3 предназначен дл  управле П1  записью адреса оче15 редкой микрокоманды в счетчик 2 адреса по зад1{ему фронту синхроимпульса с первого выхода 24 генератора 12 тактовых импульсов. Второй элемент И 14 предназначен дл  управлени  ра20 ботой счетчика 2 (изменением па единицу адреса очередной микрокома1гды при выполнении линеГгньгх участко микропрограмм). Третий элемент И 15 предназначен дл  управлени  работойThe first element I I3 is designed to control P1 by writing the address of the very rare microcommand to counter 2 addresses at command1 {the front of a clock pulse from the first output 24 of the generator 12 clock pulses. The second element, And 14, is designed to control the operation of counter 2 (by changing the unit of the address of the next microcombus when executing the linear microprogram section). The third element And 15 is designed to control the work

25 распределител  импульсов.25 pulse distributor.

Блок 16 злемеито И предназначен дл  управлени  работой блока 4 пам -- ти условий и адресов перехода при считывании из БП1 микропрограммы, вBlock 16 of the unit I is designed to control the operation of block 4 of the memory of conditions and addresses of the transition when reading from the firmware BP1,

которой предусмотрен анализ условий переходов. which provides an analysis of the conditions of transitions.

Первый элемент ИЛИ 17 предназначен дл  управле и  работой третьего эле- мента И 15, второй элемент ИШ-1 18 - дл  управлени  первым 13 и вторым 14 элементами И.The first element OR 17 is designed to control and operate the third element I 15, the second element ISH-1 18 to control the first 13 and second 14 elements I.

Вход 20 предназначен дл  пуска устройства, вход 21  вл етс  входом кода операции устройства, который оп35Input 20 is for starting the device, input 21 is the input for the operation code of the device, which is 35

редел ет начало выполн емой микропрограммы , вход 22  вл етс  входом логических условий устройства.determines the beginning of the firmware to be executed, input 22 is the input to the logic conditions of the device.

Выход 23 предназначеи дл  выдачи микрооперах Ий устройства .Exit 23 is intended for issuing microoperating devices.

Mикpoпpoгpa п lкoe устройство дл  тестового диагностировани  и управлени  работает следую1чим образом.Microprocessor device for testing diagnostics and control works as follows.

В исходном состо нии все элементы схемы наход тс  в нулевом состо НИИ , а в разр де регистра 3 микроопераций , соответствующе м микрооперации Конец команды (выход 23.), записана I и на первом выходе 27.1 распределител  6 присутствуетIn the initial state, all the elements of the circuit are in the zero state of the scientific research institute, and in the discharge register 3 of the micro-operations corresponding to the micro-operation. The end of the command (output 23.) is recorded I and on the first output 27.1 of the distributor 6

единичный сигнал. Также едигатчный сигнал присутствует на выходе 10.1 ешифратора 10 (цепи приведени  схемы в исходное состо ние услов1гоsingle signal. Also the single signal is present at the output 10.1 of the decoder 10 (the circuit bringing the circuit to the initial state of the condition

не показа1П-г). По curtiajiy Пуск, поступлюгч - му через вход 20 устройства на -nxo/i, триггора I 1 , последний ycTaitanjinBacTc.H в елиничиое- состо пгие . При этом )а выходах ге- 1горатора 12 возбуждаютс  последова- телы ост:г такто 1)х -;мпу.чьсоп .not showing 1P-d). On curtiajiy start, received through the input 20 of the device on -nxo / i, trigger I 1, the last ycTaitanjinBacTc.H in the same condition. At the same time, in the outputs of the heater-12, the following sequence of drivers are excited: r tact 1) x -;

Первый такто; 1.;й импульс с первого выхода 24 reitnpnropa 12 поступает на синхровход счетчика 2 при разреи1аюи(ем с П нале Kovnj,a команды с выхода регистра 3. При этом код операции,  вл.чюи .иГгс  адресом первой микрокоманды, выполн емой микропрограммы , через коммутатор 8 поступает на инфорь ационный вход счетчика 2. адреса.First tacto; 1.; th pulse from the first output 24 of reitnpnropa 12 is fed to the synchronous input of the counter 2 when resolving (I use the Kovnj control, a command from the output of the register 3. At the same time, the operation code, owner of the first micro-command executed by the microprogram, through the switch 8 enters the information input of the counter 2. address.

По записанному в счетчике 2 ад- ресу в блоке БП 1 выбираетс  соот- . встствую ца  микрокоманда и поступает на его вьгходы. При наличии сигнала на синхровходе регистра 3 опера- часть микрокоманды с выхода I.I поступает на информапионный вход и записываетс  в регистр 3 М1п роопе- рациГ. Сигналы мик юопераций с регистра 3 поступают на вькод 23 устройства .According to the address recorded in the counter 2 in the power supply unit 1, the corresponding values are selected. The command is a microinstruction and enters its inputs. In the presence of a signal at the register 3 synchronous input, the operation-part of the microcommand from the output I.I enters the information-entry input and records it in the register 3 M1R of the operation. The signals of the micro operations from register 3 arrive at the code 23 of the device.

При формироварп1и адреса очередной микрокоманды BOSNIOKI&I следующие режимы работы устройства: реализаци  . линей)ых участков микропрограмм, без проверки логических условий; реализаци  безусловных переходов в микропрограммах; реализаг и  ветвлени  с различно конфигурацией провер емых логических условийWhen forming the address of the next BOSNIOKI & I micro-command, the following modes of operation of the device: implementation. Linear firmware plots, without checking logical conditions; implementation of unconditional jumps in microprograms; implementation and branching with different configurations of checked logical conditions

При первом режиме по очередному тактово:- у импулт су с выхода 2А генератора 12 coдep;:л 5oe счетчика 2 увеличиваетс  па единицу.-Из БП1 выбир аетс  следующа  микрокоманда и так г,алйе .до те:-: пор. пока не зь;- бираетс  микрокоманда безусловного перехода (по адресу) или микро- кoмaн a, в которой предусмотрен анализ условий переходов.In the first mode, at the next clock cycle: - at the impulse output from the output 2A of the generator 12, the coder;: l 5oe of the counter 2 is increased by one unit. From the BP1, the following microinstruction is selected, and so r, alee. not yet; - the microcommand of unconditional transition (at address) or microcom a, which provides for the analysis of conditions of transitions, is taken.

При организации безусловного перехода (второй режим) с БП 1 считываетс  микрокоманда, в формате которой присутствуют код адреса перехода и метка, разрешающа  прохождени  кода адреса перехода на второй информационный вход коммутатора 8 адреса. По очередному синхроге- пульсу с выхода 24 генератора 12 код адреса через информационный вход записываетс  в счетчик 2. С БП 1 выоирает- с  микрокоманда безусловного перехода . По синхроимпульсу с выхода 23 5 генератора 12 сигналы микроопераций поступают на выход устройства.When organizing an unconditional transition (second mode) from BP 1, a micro-command is read, in the format of which there is a transition address code and a label that allows passage of the transition address code to the second information input of address switch 8. On the next sync pulse from the output 24 of the generator 12, the address code is recorded in the information input through the information input. From the BP 1, the unconditional transition microinstruction is retrieved. According to the sync pulse from the output 23 5 of the generator 12, the signals of the microoperations arrive at the output of the device.

Третий режим. Дл  определенности и 1гаг л дности рассматриваетс  функционирование микропрограммног оThe third mode. For definiteness and lag, the operation of a firmware is considered

0 устройства дл  тестового диагностировани  и управле ии  при реализации фрагментов микропрограмм, показанных на Лиг. 2 и 3. С|ун сциональна  схема блока 4 пам ти ус.-извий перехо5 да и блока 5 коммутации дл  этого случа  представлена на фиг.4.0 devices for testing diagnostics and control when implementing firmware fragments shown in Leagues. 2 and 3. With | un ststsionalnaya circuit 4 memory unit us.-search of the transition and switching unit 5 for this case is presented in figure 4.

По очередному тг1ктоу ому импульсу с выхода счетчика 2 считываетс For the next th pulse, the pulse from the output of counter 2 is read.

Q адрес очередной микрокоманды. С БП 1 выбираетс  микрокоман;,л, операционна  часть KOTopoii поступает на информационный вход регистра 3, а адресна  i iacTb - на блок 4 . ПоQ address of the next microinstruction. From PDU 1, a micro-op is selected ;, l, the operational part of KOTopoii is fed to the information input of register 3, and the address i iacTb is sent to block 4. By

5 этому адресу с блока 4 пам ти условий и адресов перехода на 11нформ;гционньи1 вход блока З.коммутапии выбираетс  информаци , содержавша  провер емых в данной микрокоманде лопгчсскихTo this address from block 4 of the memory of conditions and addresses of transition to 11nform; the input 1 of the block Z. commutapia is selected; the information contained in the Lopch

0 условий. Старшие разр ды адреса оче- микрокоманды поступают на i;xo- ды старших адресов третьего И}1форм:ч- ционного входа коммутатора 8 адреса. По тактовому 1- Мпул1)Су i .j с выхода 25 генератора 12 сигналы микроопераций с регистра 3 поступают на выход 23 устройства.0 conditions. Older bits of the address of the microcommands arrive at the i; xyodes of the higher addresses of the third I} 1form: the personal input of the switch 8 address. According to the clock 1-Mpul1) Su i .j from the output 25 of the generator 12, the signals of micro-operations from the register 3 arrive at the output 23 of the device.

5five

Код первого провер е юго логического услови  X поступает на мульт1г-7 - -1 , плексор / так как на вькоде /7.ЛThe code of the first verification of the south of the logical condition X is fed to the mult-7-7, plexor / as in the code /7.

распределител  6 и на вьгкоде 10.1 де.-- шифратора 10 присутствует единичный сигнал) и значение провер емого ло- гтг-ч-зского с гоп -   л подеетс  наthe distributor 6 and on the 10.1 de decoding code of the coder 10 there is a single signal) and the value of the tested log-h-zsky with gop - l is fed to

информационный вход регистра 9. По заднему фронту первого тактового импульса с выхода третьего элемента И 13 значение первого провер емого услови  занослтс  в регистр 9. Наinformation input of the register 9. On the falling edge of the first clock pulse from the output of the third element And 13, the value of the first condition checked is set into the register 9. On

выходе 27. . распределител  6 иexit 27.. distributor 6 and

выходе 10.2 (l) дешифратора 10 при единичном (нулевом) значении Х устанавливаетс  (сохран етс  ) единичный сигнал. По очередному тактовомуoutput 10.2 (l) of the decoder 10 with a single (zero) value of X is set (saved) a single signal. At the next clock

ш-шульсу fj в регистр 9 заноситс  код второго провер емого логугчес- кого услови  Х.,(Х°) .Сигналы с выходов дешифратора 10, таким образом,sh-ful fj in register 9 is entered the code of the second checked logugic condition X. (X °). The signals from the outputs of the decoder 10 are thus

77

указывают, по какой ветвн осуществл етс  переход.indicate which branch is being made.

Адрес перехода, соответстц тощий провер емому логическому условию, определ етс  вмражеином The junction address, corresponding to the testable logical condition, is determined on the margin.

rvep Чт. ), Л„,,, где А з(аче1гис старших разр дов адреса очередной микрокоманды с блока пам ти условий и ад- .ресов перехода;rvep wh ), Л „,,, where А з (ac1 high-order bits of the address of the next microcommand from the memory block of conditions and transition adresors;

А (RG )--значение младших разр до 9A (RG) - the value of the lower bit to 9

очередной микрокоманды сregular microinstructions with

выхода регистра логических условий; . тш значение сигнала на выходе мультиплексора логи- ческих условий (значение последнего проверенного услови  ).the output of the register of logical conditions; . mr value of the signal at the output of the multiplexer logical conditions (the value of the last verified condition).

Дл  трехуровневого фрагмента микропррграммн (при общем числе микрокоманд, равном 256) разр дност А перехода равна 8 разр дам, в том числе, А - 5, Л G) - 2, For a three-level fragment, microprograms (with a total number of microinstructions equal to 256), the bit A of the transition is 8 bits, including, A - 5, L G) - 2,

  „

Если дерево провер емых логически .х услопий нсс м етрич го, то в формат специальной микрокоманды ввод тс  коды услови  Х 1, т.е. дьрепо дополн етс  до условно снм1-1етричного .If the tree is checked by logical conditions of the NCC and Eritric, then condition codes X 1, i.e. The method is supplemented to conditionally by dcml-1.

При поступленин кода Х на мультиплексор 7 на вход поступает еди- ,1й сигнал от генератора 19 , и работа устройства осуществл етс  аналогично описанному.When the X code is received, multiplexer 7 receives a single, 1st signal from generator 19 at the input, and the device operates in the same way as described.

По последнему (третьему синхро- импул71су С -сигнал с выхода 27 .п (27.3) поступает на блок коммутации , мультиплексор 7 вырабатывает сигнал значени  последнего логического услови . По о-чередному i распределитель 6 и r/льcoв li регистр- 9 логических условий обнул ютс . Следующим импульсом С с выхода 24 генератора 12 в счетчик 2 адреса добавл етс  единица.According to the last (the third sync impulse, the C signal from output 27 .p. (27.3) goes to the switching unit, multiplexer 7 generates a signal of the last logical condition value. On the sequential i, the distributor 6 and r / li li register - 9 logical conditions The next pulse C from the output 24 of the generator 12 is added to the counter 2 of the address.

Claims (1)

Формула изобретени  Invention Formula Микропрограммное устройство дл  тестового диагностировани  и управлени , содержащее блок пам ти микрокоманд , счетчик адресов микрокоманд, регистр микроопераций, блок пам ти условий и адресов перехода, блок коммутации, распределитель импульсов.A microprogramming device for test diagnostics and control, containing a microinstructions memory block, microinstructions address counter, microoperations register, conditional and transition addresses block, switching unit, pulse distributor. зs 0 0 15 2015 20 2525 30 . .thirty . . 35 35 4040 4545 55 55 429468429468 мультиплексор, дешифратор, блок элементов И, перВЕЛй элемент ИЛИ, причем выход кода микроопераций б.чо- ка пам ти микрокоманд соединен с информацион П:,1м входс м регистра микро- операци, которого соединен с выходоь устройстг а, нькод счетчика адресов микрокоманд соединен с ,инф(;рмац1 онн,1м входом блока пам ти микpoкo aнд, выходы кодов условий блока пам ти условий и адресов пере - хода соединены с информационными входами блока кo tмyтaции, выход кода логических условий которого и вход логических условий устройства соединены соответственно с управл ющт1м входом и с входами старших разр дов информационного входа мультиплексора , группа ВЫХОДОВ распределител  импульсов соединена с первой группой управл ющих входов блока коммутации , отличающеес  тем, что, с дапью повьпиени  надежности оно содержит коммутатор адреса, регистр логических условий, триггер пуска, генератор тактовых импульсов, генер 1тор единиц, первый, второй и третий И, второй элемент H.nii, причем вход пуска устройства соединен с S-входом триггера пуска, выход которого соединен с входом генератора тактовых импульсов первьй выход генератора тактоных импульсов соединен с первыми входами первого и второго элементов И, выходы первого и второго элементов И соединены соответственно с входом синхронизации и счетньм входом счетчика адресов микрокоманд, второй выход генератора тактовых импульсов соединен с входом синхронизации регистра микроопераций и с установочными входами распределител  импульсов и регистра логических условий, а третий выход соединен с первьм входом третьего элемента И, выход которого соединен с входами синхронизации распределител  импульсов и регистра логических условий, вход кода операций устройства соединен с первым информационным входом коммутатораmultiplexer, descrambler, AND block of elements, OR first element, and the output of the micro-operation code of the micro-command memory microcontroller is connected to the information P: 1m input of the micro-operation register, which is connected to the micro-address address counter's counter. c, info (; rmats1 onn, 1m input of the micropock memory block, outputs of conditions codes of the conditions memory block and transfer addresses are connected to information inputs of the comaciation module, the output of which logical conditions code and logical conditions input of the device are connected to equal to the input and with the inputs of the higher bits of the information input of the multiplexer, the OUTPUT group of the pulse distributor is connected to the first group of control inputs of the switching unit, characterized in that it contains an address switch, a register of logical conditions, a trigger trigger, a clock generator pulses, generator 1tor units, the first, second and third And, the second element H. nii, and the device start input is connected to the S-input trigger trigger, the output of which is connected to the input of the clock pulse generator The first output of the clock pulse generator is connected to the first inputs of the first and second elements I, the outputs of the first and second elements AND are connected respectively to the synchronization input and the counting input of the microinstruction address counter, the second output of the clock generator is connected to the synchronization input of the distributor pulses and the register of logical conditions, and the third output is connected to the first input of the third element And, the output of which is connected to the synchronization inputs of the distribution tel pulses and registers the logical conditions, the device opcode input coupled to a first data input switch адреса, выход которого соединен с информационным входом счетчика адресов мгасрокоманд, выход адреса блока пам ти микрокоманд соединен с первой группой входов блока элементов И и вторьи информационным входом коммутатора адреса, группа выходов блокаaddress, the output of which is connected to the information input of the address counter of microscopic commands, the output of the address of the microcommand memory block is connected to the first group of inputs of the block of elements And and the second information input of the address switch, group of outputs of the block 99 элементов И соединена с группой ин- формлииоьгиых входои блока naiMHTH услопни- и ад11есов перехода и с груп ной пходол первого элемента Ш1Н, выход метки блока пам ти мнкроко- маьщ сое ипеп. с инверсным входом блока.элементов И, первым управл ющим входом коммутатора адреса и с первьм входом второго элемента 11101, выход которого соедннсмг с вторым входом первого элемента И и инверсным входом второго элемента И, выходы старших разр дов адреса блока пам ти условр й и адресов перехода соединены с входами старших разр до адреса третьего информационного входа коммутатора адреса, выход мультиплексора соединен с информационным входом регистра логических условий и с входом разр да значени of elements And is connected to the group of informative inputs of the naiMHTH block of the conditional and transitional points and from the group headlab of the first element Ш1Н, the output of the label of the memory block is small. with an inverted input of a block of elements And, the first control input of an address switch and with the first input of a second element 11101, the output of which connects to the second input of the first element And and the inverted input of the second element And, the outputs of the higher bits of the memory address of the memory block and the address the transition is connected to the inputs of the higher bits up to the address of the third information input of the address switch, the output of the multiplexer is connected to the information input of the register of logical conditions and to the input of the bit value 242946242946 10ten последне1Ч1 лопгческого услови  третьего информационного входа коммутатора адреса, ныход регистра лотчгк с- ких условий соединсм с входом де1 ифратора и с входами младших разр дов адреса третьет о информацион)1ого входа коммутатора адреса, группа выходов дешифратора соединена с второй rpyrinoii управл ющих входов.The last 1 condition of the third information input of the address switch, the output of the register of the local conditions is connected to the first input of the address switch, the group of outputs of the decoder is connected to the second rpyrinoii of the control inputs. блока коммутации, вькод первогоswitching unit, code first элеморгта lUIli соединен с вторыми входами второго элемента HJIIi и третье- го элемента И, вьпчод конца команды регистра М жроо11ераций соединен сelement lUIli is connected to the second inputs of the second element HJIIi and the third element I, the end of the command of the register register register M is connected to третьге-f входом второго элемента ИЛ11 и с вторым управл к гцим входом коммутатора адреса, выход конца работы регистра микроопераций соединен с Н-входом триггера пуска.the third-f input of the second element IL11 and with the second control to the gateway input of the address switch, the output of the end of the micro-operations register is connected to the H input of the start trigger. Ф1F1 Фиг.ЗFig.Z 7} А Л 7} A L Y VY v
SU843824431A 1984-12-18 1984-12-18 Microprogram device for test diagnostic checking and control SU1242946A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843824431A SU1242946A1 (en) 1984-12-18 1984-12-18 Microprogram device for test diagnostic checking and control

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843824431A SU1242946A1 (en) 1984-12-18 1984-12-18 Microprogram device for test diagnostic checking and control

Publications (1)

Publication Number Publication Date
SU1242946A1 true SU1242946A1 (en) 1986-07-07

Family

ID=21151297

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843824431A SU1242946A1 (en) 1984-12-18 1984-12-18 Microprogram device for test diagnostic checking and control

Country Status (1)

Country Link
SU (1) SU1242946A1 (en)

Similar Documents

Publication Publication Date Title
US3343141A (en) Bypassing of processor sequence controls for diagnostic tests
SU1242946A1 (en) Microprogram device for test diagnostic checking and control
US4726025A (en) Generation and diagnostic verification of complex timing cycles
SU1211724A1 (en) Microprogram control device
SU855662A2 (en) Microprogram control device
SU1256024A1 (en) Microprogram device for test diagnostic checking and control
SU1430959A1 (en) Device for monitoring microprogram run
SU1297063A1 (en) Device for controlling,checking and diagnostic testing
SU1642446A1 (en) Programmable controller
SU1100625A1 (en) Firmware control device
SU1332318A1 (en) Multistep microprogramming control device
SU1038944A1 (en) Microprgram control device having checking capability
SU1481712A1 (en) Asynchronous program-control unit
SU1142834A1 (en) Microprogram control device
SU1305679A1 (en) Microprogram control device with checking
SU1151960A1 (en) Microprogram control device
SU1213481A1 (en) Device for test diagnostic checking
SU615480A1 (en) Microprogram control arrangement
SU1094033A1 (en) Multistep firmware control device
SU1300479A1 (en) Device for checking program run
SU987623A1 (en) Microprogramme control device
SU1247880A1 (en) Device for entering information from two-position transducers
SU1120326A1 (en) Firmware control unit
SU1176346A1 (en) Device for determining intersection of sets
SU1104696A1 (en) Three-channel majority-redundant system