SU1211731A1

SU1211731A1 - Multichannel signature analyzer

Info

Publication number: SU1211731A1
Application number: SU843794112A
Authority: SU
Inventors: Вячеслав Николаевич Ярмолик; Владимир Иванович Фомич; Валентин Николаевич Борисов; Николай Владимирович Шмарук; Александр Иванович Подгорский
Original assignee: Минский радиотехнический институт
Priority date: 1984-07-16
Filing date: 1984-07-16
Publication date: 1986-02-15

Abstract

Изобретение относитс к вы числительной технике и предназначено дл поиска неисправностей в аппаратурных , средствах цифровой вычислительной техники, в том числе дл анализа выходных последовательностей при тестовом контроле многовы- ходньк цифровых узлов ЭВМ. Целью изобретени вл етс повышение быстродействи анализатора. Дл обеспечени данной цели анализатор содержит и D - триггеров, где п - число входов анализатора, п сумматоров по модулю два, группу из п элементов И, группу из fi элементов 2И-ИЛИ, два блока переключателей, блок из h - разр дных регистров сдвига , группу из п триггеров, элемент ШШ и элемент индикации. Вновь введенные элементы и св зи устройства позвол ют по частным сигнатурам одноканальных последовательностей получать результирукщуп снгнатуру многовыходного цифрового узла, a за счет введени режима произвольной коммутации частных сигнатур обеспечиваетс быстра диагностика контролируемого узла с точностью до вы- ;хода. 1 з.п.ф-лы, 3 ил. СОThe invention relates to computer technology and is designed to troubleshoot hardware, digital computing equipment, including the analysis of output sequences in the test control of many digital computer nodes. The aim of the invention is to increase the speed of the analyzer. To ensure this goal, the analyzer also contains D - triggers, where n is the number of analyzer inputs, n modulo two adders, a group of n elements AND, a group of fi elements 2I-OR, two sets of switches, a block of h - bit shift registers , a group of n triggers, an NL element and a display element. Newly introduced elements and device communications allow one to obtain the resultant signal of a multi-output digital node by the private signatures of single-channel sequences, and by introducing the random switching mode of private signatures, the diagnostics of the monitored node are performed with a turn accuracy. 1 hp ff, 3 ill. WITH

Description

toto

1515

2020

2525

Изобретение относитс к вычисли- тельной технике и предназначено дл поиска неисправностей в аппаратурных средствах цифровой вычислительной техники, в том числе дл анализа выходных последовательностей при тестовом контроле многовы- ходных цифровых узл6в ЭВМ.The invention relates to computing technology and is intended to troubleshoot hardware of digital computing, including the analysis of output sequences in test control of multi-output digital computer nodes.

Цель изобретени - повьююние быстродействи анализатора.The purpose of the invention is the speed of the analyzer.

На фиг.1 изображена функциональ- на, бхема предлагаемого многоканаль- ногб сигнатурного анализатора дл П 4; на фиг,2 - функциональна схе- tia 0лока синхронизации многоканаль- ного сигнатурного анализатора; на фиг.З - временна диаграмма функционировани блока синхронизации.Figure 1 shows the functional, bhema of the proposed multi-channel signature analyzer for P 4; FIG. 2 shows a functional diagram of the synchronization block of a multi-channel signature analyzer; FIG. 3 is a timing diagram of the operation of the synchronization unit.

Многоканальный сигнатурный анализатор содержит блок 1 синхронизации , nD - триггеров 2, п сумматоров 3 по модулю два, группу из п элементов И 4, группу из h элементов 2И-ИЛИ 5, блоки 6, 7 переключателей , блок 8 И - разр дных регистров сдвига, группу из п Т - триггер1ов 9, элемент ИЛИ 10 и элемент 11 индикации.Multichannel signature analyzer contains synchronization block 1, nD - triggers 2, n adders 3 modulo two, a group of n And 4 elements, a group of h 2I-OR 5 elements, blocks 6, 7 of switches, 8 And - bit shift registers , a group of n T - trigger 9, the element OR 10 and the element 11 of the display.

Блок синхронизации содержит генератор 12 тактовых импульсов, счетчик 13, три элемента 14,15,16 задержки , элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 17, п ть элементов И ia-22, элемент И-НЕ 23, R8 - триггер 24, два элемента ИЛИ 25, 26, вход 27 запуска анализатора, а также семь выходов 28-34.The synchronization block contains a generator of 12 clock pulses, a counter 13, three delay elements 14,15,16, an EXCLUSIVE OR 17 element, five elements AND ia-22, AND-NO element 23, R8 - trigger 24, two elements OR 25, 26 , input 27 launch analyzer, as well as seven outputs 28-34.

Количество D - триггеров 2 определ етс максимальным количеством входов сигнатурного анализатора, т.е. величиной П . Количество элементов И 4, элементов 2И-ИЛИ 5, тумблеров блоков 6 и 7, регистров сдвига блока В, Т - триггеров 9, а также количество входов элемента ШШ 10 равн етс п . Элемент 11 индикации состоит из лампочки индикации и ограничительного сопротивлени , причем лампочка загораетс при подаче на нее высокого потенциала,эквивалентного ЛО-; 50 гической единице. ,The number D of flip-flops 2 is determined by the maximum number of inputs of the signature analyzer, i.e. the value of P. The number of elements AND 4, elements 2И-OR 5, toggle switches of blocks 6 and 7, shift registers of block B, T - flip-flops 9, as well as the number of inputs of the element SHIII 10 is n. The display element 11 consists of an indication lamp and a limiting resistance, and the lamp lights up when a high potential equivalent to LO- is applied to it; 50 units. ,

На г.2 приведена функциональна схема блока 1 синхронизации, позвол ющего организовать анализ последовательностей данных, состо щих из t 10 символов на сигнатурном; анализаторе , дл которого deg(f t) « 4, т.е.и 4. Дл других значе30Fig. 2 shows the functional diagram of the synchronization unit 1, which allows organizing the analysis of data sequences consisting of t 10 symbols on the signature one; analyzer, for which deg (f t) "4, i.e. 4. For other values, 30

3535

4040

4545

5555

НИИ f и п блок 1 синхронизации отличаетс только количеством разр дов счетчика 14 и св з ми элементов 23 и 18, которые определ ютс кодами величин f и К) . Так, дл 10 и П 4 св зи элемента 23 с разр дами счетчика 13 определ ютс двоичнымThe scientific research institute f and n the synchronization unit 1 differs only in the number of bits of the counter 14 and the connections of the elements 23 and 18, which are determined by the codes of the values f and K). Thus, for 10 and P 4, the links of the element 23 with the bits of the counter 13 are determined by binary

5five

00

5five

0 0

00

5five

00

5five

кодом величины 10code value 10

дом 10 10house 10 10

(|0)(| 0)

т.е. ко (г)those. to (g)

Таким образом, дл кода Е 10 10 на входы элемента 23 завод тс единичные выходы второго и четвертого разр дов счетчика 13 и нулевые выходы первого и третьего разр дов. Св зи элемента 18 определ ютс двоичным кодом величины +п+1, дл 2 10 и п 4 получаем код 1111, т,е. на входы элемента И 18 подключены единичные выходы всех четырех разр дов счетчика 13.Thus, for the code E 10 10, the unit outputs of the second and fourth bits of the counter 13 and zero outputs of the first and third bits are entered at the inputs of the element 23. The links of the element 18 are determined by the binary code of the value + n + 1, for 2 10 and n 4 we get the code 1111, t, e. The inputs of the element And 18 connected single outputs of all four bits of the counter 13.

Блок 1 синхронизации формирует временную диаграмму на выходах 28-34 (фиг.З).The synchronization unit 1 forms a timing diagram at the outputs 28-34 (FIG. 3).

При подаче сигнала Пуск на вход 27 анализатора на выходе элемента .ИСКЛЮЧАЩЕЕ ШШ 17 формируетс еди- ничный импульс, длительность которого определ етс временем Cj задержки элемента 15 задержки. Через врем С, Og на втором входе выходного-элемента ИЛИ-НЕ генератора 12 тактовых импульсов формируетс нулевой сигнал, который инициирует его работу. Под действием единичного импульса, сформированного на выходе 34 блока синхронизации, счетчик 13 устанавливаетс в нулевое состо ние , а R5 - триггер 24 устанавливаетс в единичное состо ние. На втором .выходе 29 блока формируетс последовательность из п + импульсов , причем на выходе генератора 12 тактовых импульсов формируетс (h + t + 1)-й импульс. (е+ 1) -и импульс блокируетс на элементе И 20 за счет нулевого уровн , сформированного на выходе элемента 23 под действием Е тактовых импульсов.When the signal is triggered to the analyzer's input 27, a single pulse is generated at the output of the element. EXCLUSIVE SHIII 17, the duration of which is determined by the delay time Cj of the delay element 15. After time C, Og, a zero signal is generated at the second input of the output element of the OR-NOT generator of 12 clock pulses, which initiates its operation. Under the action of a single pulse generated at the output 34 of the synchronization unit, the counter 13 is set to the zero state, and R5 - the trigger 24 is set to the single state. At the second output 29 of the block, a sequence of n + pulses is formed, with the (h + t + 1) -th pulse generated at the generator output 12 clock pulses. The (e + 1) -th pulse is blocked on the element AND 20 by the zero level formed at the output of the element 23 by the action of the E clock pulses.

На третьем 30 и четвертом 31.выход ах блока 1 синхронизации формируютс логические уровни соответственно единицы и нул под действием одиночного импульса, сформированного на выходе элемента 17 ИСКЛЮЧАЮЩЕЕ ШШ 17. Под действием (f + l)-ro импульса, вьщел емого на элементе 21, R5 - триггер 24 устанавливаетIn the third 30 and fourth 31. output ah of the synchronization unit 1, logical levels of units and zero, respectively, are formed under the action of a single pulse generated at the output of the element 17 EXCLUDING SHSh 17. Under the action of the (f + l) -ro pulse generated on the element 21, R5 - trigger 24 sets

с в нулевое состо ние. Таким образом , на третьем выходе 30 блока 1 формируетс нулевой уровень, а на четвертом выходе 31 - единичный, jHa п том выходе 32 блока 1 формиру етс последовательность из п импульсов путем объединени на элементе И 22 временных диаграмм, сформированных на втором 29 и четвертом 31 выходах блока: 1.c to zero state. Thus, at the third output 30 of block 1, a zero level is formed, and at the fourth output 31 - a single, jHa fifth output 32 of block 1 is formed of a sequence of n pulses by combining 22 time diagrams on the And 22 element, formed on the second 29 and fourth block outputs: 1.

На шейтом выходе 33 блока 1 формируютс два импульса: (И+ ,Two impulses are formed at the sheyt exit 33 of the block 1: (AND +,

1one

ОABOUT

оabout

определ ютс эталонные одноканаль- ные сигнатуры путем свертки последовательностей Z, 2 на одноканал ном сигнатурном анализаторе с тем же характеристическим номиналом, что и у многоканального аналиэато- ра,reference single-channel signatures are determined by convolving the sequences of Z, 2 on a single-channel signature analyzer with the same characteristic value as the multichannel analyzer,

Дл последовательности Z, проде- ; дура получени одноканальной сигна- туры 5, следующий вид: For sequence Z, go; The fool of receiving single-channel signal 5, the following form:

о о 1 о 1about about 1 about 1

о о 1 1 оabout about 1 1 about

Z,Z

21173142117314

полученный на выходе элемента И 21, и ( + Ц.+ 2) -и, который формируетс из (f + И + 1) -го путем задержки его на один такт на элементе задерж- 5 ки 16,received at the output of the element And 21, and (+ D. + 2) -and, which is formed from (f + And + 1) -th by delaying it by one clock cycle on the delay element 16,

Устройство работает следующим образом .The device works as follows.

Перед началом работы дл провер емого цифрового узла, именадёго, напри- 10 мер, четыре выхода, на которых формируютс следующие эталонные последовательности данных:Before starting work for the digital node being tested, i.e., for example, four outputs, on which the following reference data sequences are formed:

ОABOUT

1one

оabout

1one

оabout

где а,, aj, а, а - содержимо е элементов пам ти одноканального сигнатур ного анализатора, where a ,, aj, a, a - is the content of the memory elements of a single-channel signature analyzer,

Согласно приведенной временной According to the above temporary

диаграмме, 5( 1100, Подобным образом можно показать, что 5 0001, S, 1000, 64 1001,diagram, 5 (1100, Similarly, it can be shown that 5 0001, S, 1000, 64 1001,

Значение сигнатуры S, записывает-Signature value S, records-

де- на- . de-

о 1about 1

1 о о о 11 о о о 1

30thirty

3535

с на первый регистр блока.8, выход которого подключен к первому элементу 2И - ИПИ , значени 5 записьгааютс на второй третий и четвертый регистры блока 8. . .from the first register of block 8, the output of which is connected to the first element 2I — IPD, the value of 5 is written to the second third and fourth registers of block 8.. .

Предположим, что на выходах прозе р емого цифрового узла формируютс последовательности 2, -Z без иска- 40 жений.Suppose that, at the outputs of a projected digital node, sequences 2, -Z are formed without distortion.

При подаче сигнала Пуск на вход 27 запуска анализатора и при формировании единичных сигналов на 45 всех выходах блока 7 на U - триггерах блока 2 в течение первых Е 10 тактов формируетс сигнатура S,, из четырех последовательностей ,jWhen a start signal is applied to the analyzer start input 27 and when single signals are generated at 45 all the outputs of block 7, the U - triggers of block 2 during the first E 10 clock cycles form the signature S ,, of four sequences, j

г. . 4 g. four

5050

; Последовательность состо ний - iтриггеров блока 2 имеет спедукщий вид:; The sequence of states - the trigger units of block 2 has the following form:

ОABOUT

О ABOUT

1one

ОABOUT

триггеров блока 2. Под действием ftriggers block 2. Under the action of f

ОО11GS11

где Ь, , bj , Ь, . Ь - состо ни J3 -where b, bj, b,. B - state j3 -

10 импульсов,10 pulses

D триггепос упающих на С-входы ров 2, формируетс сигнатура S,j , 1001. Далее под действием первого импульса, сформированного на шестом выходе 33 блока 1 синхронизации, сигнатура 5,,2,3,4 1001 записьшает с на Т - триггере блока 8, так как предварительно содержимое Т - триггеров равн лось 00000. На третьем 30 и четвертом 31 выходах блока 1 значение логических уровней мен етс на противоположное (фиг.З) таким образом , что на вхо,цы элементов И блока 4 подключаютс выходы блока 8 чеS , г 3 О 1 О 1D trigger that falls on the C-inputs of the moat 2, generates the signature S, j, 1001. Then, under the action of the first pulse generated at the sixth output 33 of the synchronization unit 1, the signature 5,, 2,3,4 1001 records from the T - trigger of the block 8, since the pre-contents of the T-flip-flops were equal to 00000. At the third 30 and fourth 31 outputs of block 1, the value of logical levels is reversed (Fig. 3) so that the inputs of elements 4 of block 4 connect the outputs of block 8 CheS, g 3 O 1 O 1

1one

оabout

в результате на D - триггерах блока 2 формируетс 5, j , - эталонна сигнатура четырех последовательностей 1,2, 4 . Значение 1,9,4 1001, хранимое на Т - триггерах блока 9, суммируетс по модулю два (поразр дно) со значением 5 12 9 1001 под действием второго импульса, сформированного на шестом выходе 33 блока 1.as a result, 5, j are formed on the D - triggers of block 2, the reference signature of the four sequences 1,2, 4. The value 1,9,4 1001, stored on T - triggers of block 9, is modulo two (bitwise) with a value of 5 12 9 1001 under the action of the second pulse generated at the sixth output 33 of block 1.

Так как 5,, 5 ,,г,, , то их поразр дна сумма по модулю два, сформированна на Т - триггерах, представл етс кодом 0000, которыйSince 5 ,, 5 ,, g ,,, their sum of magnitude, modulo two, formed on T - triggers, is represented by code 0000, which

ОABOUT

оabout

1one

1 о о 1 рез элементы блока 5, а на входы анализатора -2,.Z,, ,2. На регистрах сдвига блока 8 хран т-1 о о 1 cut elements of the block 5, and on the inputs of the analyzer -2, .Z ,,, 2. The shift registers of block 8 are stored

0 с эталонные одноканальные сигнатуры . Под действием последующих п 4 импульсов, формируеьых по выходам 29 и 32 блока 1, содержимое регистров блока 8 последовательно подает5 с на вторые входы сумматоров 3 по модулю два. Учитыва , что предварительно на регистры блока 8 были записаны значени сигнатур 5 . 5.0 with reference single-channel signatures. Under the action of the subsequent p 4 pulses generated by the outputs 29 and 32 of block 1, the contents of the registers of block 8 sequentially feed 5 seconds to the second inputs of the adders 3 modulo two. Considering that signature values 5 were written to registers of block 8. five.

иand

4 four

а все D - триггеры бло г and all D - block triggers

ка 2 были обнулены по заднему фрои-. ty второго импульса, поступающего с первого выхода 28 блока 1, временна диаграмма состо ний элементов пам ти блока 2 имеет следуюш;ий вид:ka 2 were set to zero on the rear fro-. ty of the second pulse arriving from the first output 28 of block 1, the time diagram of the states of the memory elements of block 2 has the following;

1 one

ь. ь.s s

ОABOUT

1one

ОABOUT

формирует на выходе элемента ИЛИ 10 уровень логического нул , дл которого лампочка элемента 11 индикации не загораетс , что свидетельству - ет о том, что в последовательност х И,, 2 , 7 , 4. с большой веро тностью ошибки не возникли.forms at the output of the element OR 10 a logical zero level, for which the lamp of the display element 11 does not light up, which indicates that in the sequences AND ,, 2, 7, 4. with a high probability of error did not occur.

Рассмотрим функционирование многоканального сигнатурного анализатора дл случа определени неисправности цифрового узла с точностью до его выхода.Consider the operation of a multichannel signature analyzer for determining the failure of a digital node with an accuracy to its output.

Предположим, что возникша неис- правность цифрового узла, имеюще7 )2Suppose that a digital node malfunction has occurred, having 7) 2

го четыре выхода 2,, Z ,Z, , Z , .про вилась .в изменении эталонной пос ледовательности таким образом, что вместо последовательности 4 0011000001 формируетс последовательность 2 0000000000, котора инициируетс , например, путем закорачивани выхода 4 S нулевой уровень цепи питани .Four outputs 2 ,, Z, Z, ..., Z, were generated by changing the reference sequence so that instead of the sequence 4 0011000001, a sequence of 2,000,000,000,000 is generated, which is initiated, for example, by shorting the 4S output to the zero level of the power supply.

На первом этапе исследовани цифрового узла провер етс соответствие сигнатуры 5,, .,ц . , сформированной из всех вькодных последователь- 2 . Z-, Z-i 2лAt the first stage of the digital node investigation, the signature compliance 5 ,,., C is verified. formed from all variable sequences 2. Z-, Z-i 2n

оabout

Значение сигнатуры S,j,4 0111. Далее под действием первого импульса , сформированного на шестом выходе 33 блока 1, сигнатура S i., , 4 записываетс на Т - триггеры блока 9, В последующие п 4 такта на D - триггерах блока 2 формируетс значение сигнатуры 5 у 94° 1001, так как на все элементы И 4 подан разрешающий потенциал.The value of the signature S, j, 4 0111. Then, under the action of the first pulse generated at the sixth output 33 of block 1, the signature S i.,, 4 is written to T — triggers of block 9; The value of the signature is 5 at 94 ° 1001, since the resolving potential is applied to all elements of AND 4.

Поразр дна сумма по модулю два сигнатур .3,4 и 5 ,.2,,4 сформированна на Т - триггерах блока 9, равн етс 1110, следовательно, на выходе элемента ИЛИ 10 сформирован единичный уровень, под действием которого лампочка индикации элемента 11 загораетс . Загорание лампочки свидетельствует о том, что 5«,2,э,4 ,4,.4 цифровом узле присутствует неисхфавность, котора про вл етс на выходах.The sum modulo two signatures .3,4 and 5, .2,, 4 formed on the T - triggers of block 9 is 1110, therefore, a unit level is formed at the output of the OR 10 element, and the indication lamp of the element 11 lights up . When the light bulb comes on, it indicates that the 5 ", 2, e, 4, 4, .4 digital node is non-original, which appears on the outputs.

Полученна сигнатура S ,,2. з, 4 свидетельствует только о том, что неис173J8The resulting signature is S ,, 2. H, 4 only indicates that he is unis173J8

ностей Z, , Zj , , , Z и эталонной сигнатуры з г.4 « этого с блока 7 на входы всех элементов И 4 подаетс разрешающий потенциал.For example, Z,, Zj,,, Z and the reference signature 3 of this 4 "from block 7 to the inputs of all elements And 4 is supplied to the resolving potential.

5.five.

Далее путем подачи сигнала ПускNext, by giving a start signal

на вход 27 запуска анализатора обнул етс содержимое блоков 2,9 и 13, после чего в течение Е 10 так- 10 тов формируетс значение сигнатуры 5,,, на элементах пам ти блока 2, Состо ни элементов пам ти блока 2 при этом имеют видthe contents 27 of the blocks 2.9 and 13 are nullified at the launch 27 of the analyzer, after which, during E 10, the value of signature 5, is formed on the memory elements of block 2, the states of the memory elements of block 2 are

Ь,B

1one

оabout

..

О 11 1About 11 1

35 правность присутствует в цифровом узле и транспортируетс на его выходы . Информацию о том, на каких выходах про вл етс неисправность, получить на основании значени 35, the validity is present in the digital node and transported to its outputs. Information on the outputs at which the malfunction occurs is obtained on the basis of the value

4040

1.г,з,4 невозможно, поэтому возникает необходимость диагностики неисправности с точностью до выхода цифрового узла.1. g, 3, 4 is impossible, therefore it is necessary to diagnose a malfunction with an accuracy to the output of a digital node.

Первым шагом при выполнении проце 5 цуры диагностики вл етс проверка факта возникновени ошибки на первом и втором выходах цифрового узла . Дл зтого на первый и второй элементы И 4 с блока 7 . подаютс еди50 ничные сигналы, а на третий и четвертый элемент 4 И - нулевые. При этом на первые два сумматора по модулю два подаютс последовательности 1 и г t а на третий и четвер55 тый сумматоры по модулю два - нулевые последовательности с выходов .элементов И 4. После подачи сигнала Пуск в течение Р « 10 первых .The first step in executing procedure 5 of the diagnostic routine is to check for the occurrence of an error at the first and second outputs of the digital node. For this, the first and second elements are AND 4 from block 7. single signals are given, and 4 and 4 are zero to the third and fourth elements. In this case, the first two modulo-adders are supplied with the sequences 1 and r t and the third and fourth modulo adders two are zero sequences from the outputs of the And 4 elements. After the start signal is given, P «10 first.

тактов на элементах п м ти блока 2 формируютс значени сигнатуры S, Z, Z,cycles on the elements of the m unit of block 2 are formed values of the signature S, Z, Z,

100100

1о оAbout

100100

1о оAbout

о О о оabout oh oh

1 о 001 about 00

оabout

1one

оabout

о -оoh

00000000

Значение сигнатуры S, 0101. Далее под д ействием первого импульса , сформированного на шестом выходе блока 1, сигнатура 5, записываетс на Т - триггеры блока 9. В последующие п 4 такта на 3 1 О О О Поразр дна сумма по модулю два сигнатур S,2 и сформированна на Т - триггерах блока 9, равна 0000, При этом лампочка индикации 11 не загораетс , что свидетельствует о том, что последовательности данных 2, и %2 большой веро тностью соответствуют эталонным. Другими словами, неисправность, возникша в цифровом узле по первым двум его выходам Z, к 1. , не вы вл етс . Учитыва тот факт, что сигнатура 5,, ие соответствует эталонной, а S, соответствует, можно заключить, что последовательность 3 и вместе отличны от эталонных.Signature value S, 0101. Next, under the action of the first pulse generated at the sixth output of block 1, signature 5 is written to T - triggers of block 9. In the following n 4 cycles at 3 1 O O O The bit modulo two signatures S , 2 and formed on the T-triggers of block 9 is equal to 0000, wherein the indication lamp 11 does not light up, which indicates that the data sequence 2, and% 2 most likely correspond to the reference ones. In other words, a malfunction that occurred in the digital node in its first two outputs Z, to 1., is not detected. Taking into account the fact that the signature 5, s does not correspond to the reference, and S, corresponds to, we can conclude that the sequence 3 and together are different from the reference ones.

Z,Z

ОABOUT

оabout

1one

оabout

1211731 О1211731 About

Состо ни элементов пам ти при этом имеют видThe memory element states are

Ь, . Ь,Ь,B. B, b,

11ОО11OO

0о1о0о1о

11о111-1

1о111-11

00000000

0о000o00

1ооо о 1 о о1oooo o 1 o o

1-О -101-O-10

о1о1o1o1

триггерах блока 2 формируетс значение сигнатуры 0101 как результат сжати на сигнатурном , анализаторе значений S, и Sg согласно следукицей временной диаграмме:the triggers of block 2 form the value of signature 0101 as a result of compression on the signature, analyzer of the S, and Sg values according to the following time diagram:

пP

ь, ь Ц ь,ь, ь Ь,

0100 о 01 о0100 o 01 o

1one

оabout

о 1 о 1about 1 about 1

Дл проверки соответстви последо вательиости Kj эталонной только не третьем выходе блока 7 формируетс разрешак ций единичный потенциал. При этом на первый, второй и четвертый элементы блока 3 подаютс нулевые последовательности, а на тре тий вход -. последовательность 2 .In order to check the correspondence of the sequence Kj of the reference one only to the third output of block 7, a single potential permits are formed. In this case, zero sequences are fed to the first, second, and fourth elements of block 3, and to the third input -. sequence 2.

После подачи сигнала .Пуск в течение Е 10 первых тактов на элемен- 50 тах пам ти блока 2 формируетс значение сигнатуры S 3 . При этом в общем случае 5,- / Sjji.J, и соответственно 5, 5j. Состо ни элементов пам ти блока 2 дл случа получени 55 5, имеют следующие значени :After the signal has been given. Starting during E 10 first cycles on the memory elements of block 2, the value of signature S 3 is formed. Moreover, in the general case, 5, - / Sjji.J, and, respectively, 5, 5j. The states of the memory elements of block 2, for the case of obtaining 55 5, have the following meanings:

Ь, Ь, Ь, ЦB, b, b, c

оabout

001О001О

О01ОO01O

00ОО00OO

ОО1ОOO1O

Таким образом, значение сигнату ры S 0010. Далее под действием первого импульса, сформированного на шестом выходе блока 1, сигнатура 5, записываетс на Т - триггерахThus, the value of the signature S 0010. Next, under the action of the first pulse generated at the sixth output of block 1, the signature 5 is written on T - triggers

блока 9. В последующем п block 9. In the subsequent p

S,S,

4 такта4 bars

ОABOUT

оabout

О ABOUT

оabout

1one

оabout

Поразр дна сумма по модулю два сигнатур S, и 5 , сформированна на Т - триггерах блока 9, равна 0000.The total modulo two signatures S, and 5, formed on the T - triggers of block 9, is equal to 0000.

При этом лампочка индикации не загораетс , что свидетельствует о том, что последовательность данных 2з соответствует эталонной. Учитыва , что сигнатуры 5,г и 5, соответствуют эталонным, а сигнатура i.z.j, ие соответствует, можно заключить , что возникша неисправность в цифровом узле про вл етс по его четвертому выходу. Таким образом, в результате сравнени сигнатур 5,j, cS,, и Sj с БЗ возникша неисправность локализована с точностью до выхода цифрового узла.In this case, the indication lamp does not light up, which indicates that the data sequence 2h corresponds to the reference one. Taking into account that the signatures 5, g and 5 correspond to the reference ones, and the signature i.z.j does not correspond, it can be concluded that a malfunction has occurred in the digital node on its fourth output. Thus, as a result of comparing the signatures 5, j, cS ,, and Sj with the BR, the malfunction occurred was localized to the output of the digital node.

Claims

1. A multichannel signature analyzer containing a synchronization block nD - triggers, where O is the number of analyzer inputs, and h is the sum of O 1 O I on and the triggers of block 2 forms

with the value of the signature 5 0010 as a result of compression on the analyzer of the value of the following time

signature S, according to the diagram:

B

ABOUT

0

ABOUT

I

ABOUT

ditch modulo two, with the first output of the synchronization unit running connected to the inputs of the setting to zero D - flip-flops, the synchronous inputs of which are combined and connected to the second output of the synchronization unit, the output of the i -th (

, p) an adder modulo two is connected to the information input of the j -th D - flip-flop, the output of the j-th (j "1, n-1 D - flip-flop is connected to the first input of the (j + 1) -th adder by mod 45 two, The output of the O - flip-flop is connected to the first input of the first modulo-two umamator and the third modulo-two third inputs in accordance with nonzero coefficients of the characteristic polyioma, characterized in that, in order to increase the analyzer's speed, the group of h elements And, a group of n

55 elements 2И-OR, two blocks of switches, a block of n - bit shift registers, a group of pT - flip-flops, an element SH, an element ichdik-

13

The first inputs of the first and second elements AND of all elements 2I-OR are connected respectively to the third and fourth outputs of the control unit, the second inputs of the first; elements AND elements are information inputs of the analyzer, and the second inputs of the second elements AND elements 2I- OR are connected to the corresponding outputs of the block from n - bit shift registers, whose information inputs are connected to the corresponding outputs of the first block of switches, and the control input of the block from n - bit shift registers is connected to the fifth output of the sync block. the outputs of the 2I-OR elements are connected to the first inputs of the corresponding AND elements, the second inputs of which are connected to the corresponding outputs of the second switch block, the output of the 1st element AND connected to the second input - the modulator adder two outputs D Triggers are connected to informational inputs that correspond to T-flip-flops, the outputs of which are connected to the inputs of the OR element, the output of which is connected to the input of the indication element of the synchronous inputs and inputs.

T flip-flop coes-

dinene respectively with the sixth and seventh outputs of the synchronization unit,

2. The analyzer according to claim 1, about tl and - due to the fact that the Sikh block will cancel the clock generator, the counter, the three delay elements, the EXCLUSIVE element. ALTOR OR, five AND elements, element, R5 - trigger and two OR elements, and the analyzer start input is connected to the first input of an ELIMINATOR OR, through the first delay element with the first control

21173114

clock input of the clock generator and through the second delay element with the second input of the element EXCLUSIVE OR, the output of the element.

5 EXCLUSIVE OR is connected to the reset input of the counter, S is the RS input of the trigger, the first input of the first OR element and is the shift output of the block, direct and inverse.

The 10 bit outputs of the counter are connected to the inputs of the NAND element in accordance with the binary notation of 8, where 6 is the length of the analyzed sequence, and with the inputs of the first And element in accordance with the binary notation (+ h + 1), where n is the number of inputs of the analyzer, the output of the first element And is connected to the first, the input of the second element And

20 and with a second control input of a clock generator, output. which is connected to the first inputs of the third and fourth element I and And to the counter input of the counter, the output of the element AND NOT is connected with the second inverse of the fourth element And and the second input of the third element And, the output of which is connected to the first input of the fifth element And,

30 through the third delay element to the second input of the second AND element and is the second output of the block, the output of the fourth AND element is connected to the second input of the first OR element,

35 R input RS - trigger and the first input of the second element And, and the output of the second element OR is the sixth output of the block, the output of the first element OR is the first output

The 40 house of the block, the direct output RS of the flip-flop is the third output of the block, the inverse output of the R5 flip-flop is connected to the second input of the fifth AND element and is the fourth output of the block, the output of the fifth And element is the fifth output of the block.

1

Fp

"7 2B

|

29

JO

Jf

Editor .N.Shvtsdka

Compiled by S.Starshkhin

Tehred T.Tulik Proofreader M.Samborska

Order 641/53 Circulation 673 Subscription

VNIIPI USSR State Committee

for inventions and discoveries 113035, Moscow, Zh-35, Raushsk nab., 4/5

Branch 111Sh Patent, Uzhgorod, Proektna St., 4