SU1206932A1 - Device for controlling self-excited controlled voltage inverter - Google Patents
Device for controlling self-excited controlled voltage inverter Download PDFInfo
- Publication number
- SU1206932A1 SU1206932A1 SU833608799A SU3608799A SU1206932A1 SU 1206932 A1 SU1206932 A1 SU 1206932A1 SU 833608799 A SU833608799 A SU 833608799A SU 3608799 A SU3608799 A SU 3608799A SU 1206932 A1 SU1206932 A1 SU 1206932A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- register
- inverter
- input
- generator
- Prior art date
Links
Landscapes
- Inverter Devices (AREA)
Description
Изобретение относитс к области силовой преобразовательной техники .This invention relates to the field of power conversion technology.
Целью изобретени вл етс расширение частотного диапазона работы инвертора.The aim of the invention is to expand the frequency range of the inverter.
На фиг.1 представлена функциональна схема устройства; на фиг. 2 - временные диаграм), по сн ющие принцип его функционировани .Figure 1 shows the functional diagram of the device; in fig. 2 - time diagrams), explaining the principle of its operation.
Прин то,что (полупериод выходного напр жени инвертора состоит из четырех тактовых интервалов одинаковой длительности, внутри каждого из которых осуществл етс формирование импульсов, составл ющих кривую выходного напр жени ),The assumption is that (the half-cycle of the output voltage of the inverter consists of four clock intervals of the same duration, inside each of which the formation of pulses is made, which constitute the output voltage curve),
Устройство содержит источник 1 управл ющего напр жени , соединенный с усилител ми 2 и 3 с нормироваными и разными коэффициентами передачи . Усилители 2 и 3 через ключи 4 и 5 подключены к входу компаратора св занного с распределителем 7 управл ющих импульсов. Генератор 8 тактовых импульсов через делитель 9 частоты соединен с регистром 10, св занным с управл ющими цеп ми ключей 4 и 5 и с распределителем 7.The device contains a source of control voltage 1 connected to amplifiers 2 and 3 with normalized and different transmission coefficients. Amplifiers 2 and 3 are connected via switches 4 and 5 to the input of a comparator connected to the distributor 7 of control pulses. The clock pulse generator 8 is connected via a frequency divider 9 to a register 10 connected to control key chains 4 and 5 and to a distributor 7.
Генератор 8 св зан также с генератором 11 пилообразного напр жени , состо щим из интегратора 12, соединенного с пороговыми элементами 13 и 14, св занными через элемент ИЛИ 15 со входом тпигге- ра 16, выход которого подключен к коммутатору 17 пол рности напр жени , который соединен с входом интегратора 12. Входной сигнал на генератор 11 пилообразного напр жени поступает от генератора 8 задающих импульсов на элемент ИЛИ 1 выходным сигналом генератора 11 вл етс напр жение интегратора 12, поступающее на второй вход компаратора 6.The generator 8 is also connected to a sawtooth voltage generator 11 consisting of an integrator 12 connected to threshold elements 13 and 14 connected through an OR 15 element to an inlet plug 16, the output of which is connected to a voltage switch 17, which is connected to the input of the integrator 12. The input signal to the sawtooth generator 11 comes from the generator 8 of the driving pulses to the element OR 1 the output signal of the generator 11 is the voltage of the integrator 12 supplied to the second input of the comparator 6.
Выходные импульсы генератора 8 (фиг.2 q ) поступают через элемент ИЛИ 15 на счетный вход триггера 16 и вызывают его периодическое срабатывание . Выходной сигнал триггера 1 6 в свою очередь способствует перебрасыванию коммутатора 17 пол рности , напр жение которого, имеющее стабильную величину, зар жает- интегратор 12.The output pulses of the generator 8 (figure 2 q) arrive through the element OR 15 at the counting input of the trigger 16 and cause its periodic operation. The output signal of the trigger 1 6, in turn, contributes to the throwing of the polarity switch 17, the voltage of which, having a stable value, charges the integrator 12.
На выходе интегратора 12 формируетс близкое к линейному выходное напр жение U, , максимальна и минимальна величина которого фиксируетс пороговыми элементами 13 и 14, выходные сигналы которых перебрасывают триггер 16 в промежутках между поступлением импульсов от генератора 8 (в данном случаеAt the output of the integrator 12, a close to linear output voltage U, is formed, the maximum and minimum value of which is fixed by the threshold elements 13 and 14, the output signals of which flip the trigger 16 between the pulses from the generator 8 (in this case
происходит по три дополнительнь х переключени ). Пилообразный сигнал интегратора 12 поступает на вход компаратора 6, где сравниваетс , в зависимости от номера тактового интервала, с посто нными управл ющими напр жени ми усилителей 2 и 3 и и Uj (фиг.2 б). В моменты равенства указанных напр жений вырабатываетс сигнал на переключение силовых винтелей инвертора , происходит формирование фронтов импульсов кривой выходного напр жени Ugy (фиг.2 в).there are three additional switchings). The sawtooth of integrator 12 is fed to the input of comparator 6, where it is compared, depending on the number of the clock interval, with the constant control voltages of amplifiers 2 and 3 and and Uj (Fig. 2b). At the moments of equality of these voltages, a signal is generated to switch the inverter power vintels, and the fronts of the output voltage curve Ugy are formed (Fig. 2c).
Импульсы генератора 8, поступающие на вход регистра 10 дел тс делителем 9 частоты следовани импульсов на два. Последовательность переключени тактовых интервалов регистра , выполненного по схеме трехразр дного счетчика,приведена на фиг.2 г. По командам с соответствующих выходов регистра периодически на тактах Т замыкаетс ключ 4, на тактах Т - ключ 5. КоэффициентThe pulses of the generator 8, which are fed to the input of the register 10, are divided by a divider 9 of the pulse frequency by two. The switching sequence of the clock intervals of the register, made according to the three-bit counter scheme, is shown in Fig. 2 g. At commands from the corresponding outputs of the register, key 4 is closed periodically at clock cycles T, and key 5 is closed at clock cycles T. Coefficient
передачи усилител 3 больше, чем усилител 2, благодар чему (фиг.2 б.в) длительности выходных импульсов на центральных тактовых интервалах больше, чем на крайних,the transmission of the amplifier 3 is greater than the amplifier 2, so that (figure 2 bv) the duration of the output pulses at central clock intervals is greater than at the extreme,
что способствует улучшению гармонического состава выходного напр жени инвертора при описанном алгоритме формировани .which contributes to the improvement of the harmonic composition of the output voltage of the inverter with the described shaping algorithm.
Старший разр д регистра 10 св зан с распределителем 7 управл ющих импульсов, в зависимости от сигнала с выхода старшего разр да регистра 10 (О или 1) распределитель 7, вл сь простейшим логическим устройством, выдает управл ющие импульсы на вентили, формирующие соответственно положительную и отрицательную полуволну выходного напр жени . При увеличенииThe high bit of register 10 is connected to the distributor 7 control pulses, depending on the signal from the output of the high bit register 10 (O or 1) the distributor 7, being the simplest logic device, generates control pulses to the gates, forming respectively positive and negative half-wave output voltage. By increasing
в кривой выходного напр жени количества тактовых интервалов разр дность регистра соответственно по- вьппаетс .in the output voltage curve of the number of clock intervals, the register size, respectively, is equal to.
Таким образом, добавление в известное устройство порогового узла реализуемого обычно на базе компаратора , на второй вход которого подаетс эталонное напр жение, схемы РШИ и триггерного звана со счетным входом позвол ет значительно расширить диапазон регулировани частоты выходного напр жени за счет плавного изменени количества импульсов в выходной кривой. Число импульсов в кривой выходного напр жени при этом может быть плавно уменьшено от максимального количества на минимальной вьгходной частоте инвертора вплоть до одного импульса внутри каждого тактоСоставитель О.Парфенова Редактор Н,Пушненкова Техред 3.ПалийThus, adding a threshold node to a known device, usually implemented on the basis of a comparator, to the second input of which a reference voltage is supplied, RSHI and trigger level circuits with a counting input significantly expands the frequency control range of the output voltage due to a smooth change in the number of pulses in the output crooked. The number of pulses in the output voltage curve can be smoothly reduced from the maximum number at the minimum inverter frequency of the inverter up to one pulse inside each clock. Compiler O. Parfenova Editor H, Pushnenkova Tehred 3. Paliy
Заказ 8731/57Тираж 632ПодписноеOrder 8731/57 Circulation 632 Subscription
ВНИИПИ Государственного комитета СССРVNIIPI USSR State Committee
по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб,, д. 4/5for inventions and discoveries 113035, Moscow, Zh-35, Raushsk nab, 4/5
, --„11-1--. - . Филиал ПШ Патент, г, Ужгород, ул. Проектна , 4, - „11-1--. -. Filial PS Patent, g, Uzhgorod, st. Project, 4
1206932 1206932
вого интервала при максимальной выходной частоте. Средн частота коммутаций в силовой схеме инвертора при этом близка к посто нному S значению.interval at maximum output frequency. The average switching frequency in the inverter power circuit is close to a constant S value.
Так, если вначале на начальной выходной частоте внутри каждого тактового интервала выходной кривой инвертора формируетс по 4 импульSo, if at the beginning at the initial output frequency within each clock interval the output curve of the inverter is formed by 4 pulses
са, а рабоча частота инвертораca, and the working frequency of the inverter
равна 20 Гц, то при той же структуре СИ.ПОВОЙ схемы максимальна выходна частота инвертора при исполь- зовании предложенного устройства управлени может быть увеличена примерно в 4 раза, т.е, до 800 Гц,equal to 20 Hz, then with the same structure of the SI.POVA scheme, the maximum output frequency of the inverter can be increased by about 4 times, i.e., up to 800 Hz, using the proposed control device
Корректор Г.РешетникProofreader G. Reshetnik
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833608799A SU1206932A1 (en) | 1983-06-27 | 1983-06-27 | Device for controlling self-excited controlled voltage inverter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833608799A SU1206932A1 (en) | 1983-06-27 | 1983-06-27 | Device for controlling self-excited controlled voltage inverter |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1206932A1 true SU1206932A1 (en) | 1986-01-23 |
Family
ID=21069668
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833608799A SU1206932A1 (en) | 1983-06-27 | 1983-06-27 | Device for controlling self-excited controlled voltage inverter |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1206932A1 (en) |
-
1983
- 1983-06-27 SU SU833608799A patent/SU1206932A1/en active
Non-Patent Citations (1)
Title |
---|
О.Г.Булатов и др. Автономные тиристорные инверторы с улучшенной формой выходного напр жени : Кишинев, Штиинца, 1980, с.60. Авторское свидетельство СССР № 1026282, кл. Н 02 Р 13/18, 1980. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1206932A1 (en) | Device for controlling self-excited controlled voltage inverter | |
SU1239809A1 (en) | Device for controlling adjustable bridge voltage inverter | |
SU1229931A1 (en) | Device for controlling self-excited inverter with tracking | |
SU1104638A1 (en) | Device for adjusting semi-bridge voltage inverter | |
SU1246296A1 (en) | Device for controlling adjustable voltage inverter | |
SU1107250A1 (en) | Device for adjusting inverter with variable output frequency | |
SU1132342A1 (en) | Multivibrator | |
SU1156222A1 (en) | Device for controlling voltage converter | |
SU1285570A1 (en) | Pulse shaper | |
SU851732A1 (en) | Device for control of valve-type converter | |
SU1434529A1 (en) | Device for controlling phase-pulse-modulated inverter | |
SU1413715A1 (en) | Pulsewidth converter | |
SU902222A1 (en) | Square-wave generator | |
SU1557673A1 (en) | Device for controlling wide-pulse power amplifier | |
KR930010879B1 (en) | Frequency counter having schumitt triger | |
SU868977A2 (en) | Single-shot multivibrator | |
SU1559407A2 (en) | Current-frequency converter with pulse feedback | |
SU1185551A1 (en) | Inverter control device | |
SU1483575A1 (en) | Device for controlling self-excited bridge inverter | |
SU1284000A2 (en) | Synchroselector | |
SU1312570A1 (en) | Unit-counting function generator | |
SU1246072A1 (en) | Pulsed d.c.voltage stabilizer | |
SU1456939A1 (en) | A.c. voltage controller | |
SU1050061A1 (en) | Stabilized voltage converter | |
SU1300503A1 (en) | Averaging device |