SU1205128A1 - Устройство дл программного управлени циклическими процессами энергосистемы - Google Patents

Description

I1

Изобретение относитс  к програм- мному управлению циклическими тех- нологическими процессами и может быт использовано, например, дл  управлени  работой электрокотлов с учетом степени загрузки энергосистемы, а также других электроприемников .обладающих аккумулирующей способностью.

Цель изобретени  - повьппение точности управлени  устройства с учетом степени загрузки энергосистемы.

На фиг. 1 изображена функциональна  схема устройстваJ на фиг. 2 - схема блока контрол ; на фиг. 3 - диграммы напр жений, по сн ющие работу устройства.

Устройство содержит генератор 1 импульсов, делитель 2 частоты, блок 3 индикации, блок 4 пам ти, содержащий блок 5 управлени  врем задающим блоком, врем задающий блок 6, блок 7 набора программ, блок 8 сравнени , исполнительный элемент 9, блок 10 контрол , содержащий преобразователь 11 напр жени , первый элемент И 12, первьй триггер 13, первьм формирователь 14 импульсов, первый элемент 15 задержки, второй формирователь 16 импульсов, второй элемент 17 задержки , третий формирователь 18 импуль- .сов, задатчик 19 уставки, второй и третий элементы И 20 и 21 соответственно , второй триггер 22, счетчик 23 импульсов.вход 24 устройства.

Устройство работает следующим образом .

С выхода генератора 1 импульсов, стабилизированного кварцевым резонатором , сигналы с частотой 32760 Гц поступают на вход делител  2 частоты, к которому подключен блок 3 визуальной индикации со счетчиком-дешифратором . С первого выхода делител  2 частоты пр моугольные импульсы с периодом следовани  Ту)24 ч поступают на первый вход блока 4 пам ти. На второй вход блока 4 -пам ти поступают сигналы с периодом следовани  ч, от второго выхода делител  2 частоты. Сигнал с периодом следова- ни  1 мин, снимаемый с третьего выхода делител  2 частоты, подаетс  на первый вход блока 10 контрол  (частоты сети в энергоЛстеме) , Врем задающий блок 6 представл ет програм- мное запоминающее устройство, выполненное на параллельно-последовательном регистре сдвига.

82

Записываема  программа набираетс  на наборном поле блока 7 с помощью перемычек. Если перемычки замкнуты, то в сдвигаюпщй регистр блока 6 записываютс  нули, если разомкнуты- единицы. Кодова  комбинаци  из нулей и единиц поступает на второй вход блока 8 сравнени  (фиг, Зо), Также на первьш вход блока 8 сравнени  подаетс  сигнал от блока 10 контрол  о изменении частоты сети в энергосистеме. Напр жение промьщшен- ной частоты подаетс  через втор.ой вход блока 10 контрол  на преобразователь 11 напр жени , представл ющий триггер Цмитта, с помощью которого производитс  преобразование синусоидального напр жени  в пр моугольное. Преобразованный сигнал поступает на вход(двоичного) счетчика 23 импульсов через элемент И 12, Данный элемент И 12 управл етс  триггером 13, триггер 13 получает управл ющие импульсы с периодом следовани  1 мин от делител  2 частоты, С помощью данного триггера 13 задаетс  калиброванный период времени счета и паузы. Выходной сигнал триггера 13 также поступает на вход формировател  14, формирующего импульсы Строб по заднему фронту входного сигнала. Импульсы сброса счетчика 23 импульсов формируютс  элементом 15 задержки и формирователем 16 импульсов Сброс. С выхода элемента И 12 в счетчик 23 импульсов записываетс  число, которое определ етс  уставкой блока 19, равное .

40

55

f5o-f,,-).r,

где ад частота уставки

гГ- калиброванный период времени , с,

Если частота сети превьш1ает значение уставки, то на выходе триггера последнего разр да двоичного счетчика 23 импульсов по вл етс  уровень логической единицы, который поступает на вход элемента И 20. При совпадении сигнала со стробирующим импульсом от формировател  14 импульсов запускаетс  управл ющий триггер 22,. Если частота сети меньще значени  уставки, формируемой задат- чиком 19, то на инверсном выходе последнего разр да счетчика 23 присутствует уровень логической едини312051

цы, которьй разрешает прохождение импульса Строб на вход S триггера 22 через элемент И 21. С приходом данного сигнала триггер 22 измен ет свое состо ние. На вьпсоДе блока 10 j сигнал принимает состо ние логической единицы только при значени х частоты контролируемой сети меньше значени  уставки (фиг. Srf). Блок 8 сравнени , вьтолненный на элементах цифро- ю вой логики, реализует функцию управлени  И исполнительным элементом 9. Элемент 9 управл ет объектом в соот284

ветствии с входными сигналами (фиг. зР). Если сигнал на его входе равен нулю, то управл емое устройство включаетс , и наоборот.

Предлагаемое устройство обеспечивает управление объектом по заданной временной програмь1е с коррекцией по частоте. При этом достигаетс  наибольша  точность управлени , устран етс  необходимость в периодической корректировке программы управлени .

ffoStfffmif

Ifuf.t

I

fetinu

Составитель Н. Горбунова Редактор Я. Копча Техред Т.Дубинчак Корректор Л. Пилипенко

Заказ 8529/50 . Тираж 862Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

- -- , -, - , - mi,--- - шг-mii -m- |- ГЦ :-жъ

Филиал imn Патент, г. Ужгород, ул. Проектна , 4

фи9.д

Claims (1)

1. УСТРОЙСТВО ДЛЯ ПРОГРАММНОГО УПРАВЛЕНИЯ ЦИКЛИЧЕСКИМИ ПРОЦЕССАМИ ЭНЕРГОСИСТЕМЫ,содержащее генератор импульсов,подключенный выходом к входу делителя частоты,соединенного первым и вторым выходами с первым и вторым входами блока памяти, подключенного установочным входом к выходу блока набора программ, отличающееся тем, что, с целью повышения точности управления устройства с учетом степени загрузки энергосистемы, в него введены блок сравнения и блок контроля, содержащий двоичный счетчик импульсов, два элемента задержки, два триггера, задатчик уставки, три формирователя импульсов, три элемента И и преобразователь напряжения, подключенный входом к входу устройства, а выходом к первому входу первого элемента И, подключенного выходом к счетному входу счетчика импульсов, а вторым входомк прямому выходу первого триггера, через первый формирователь импульсов - к первым входам второго и третьего элементов И, а через первый элемент задержки - к входу второго формирователя импульсов, соединенного выходом со сбросовым входом счетчика импульсов, а через _с второй элемент задержки - с входом ® третьего формирователя импульсов, подключенного выходом к входу задатчика уставки, связанного выходом с установочным входом счетчика импульсов, подключенного прямым и инверсным выходами последнего разряда к вторым входам второго и третьего элементов И, соединенных выходами соответственно с нулевым и единичным входами второго триггера, подключенного прямым выходом к первому входу блока сравнения, связанного вторым входом с выходом блока памяти, а выходом - с входом исполнительного элемента, причем прямой вход первого триггера подключен к третьему выходу делителя частоты.