SU1202047A2 - Адаптивный умножитель частоты следовани импульсов - Google Patents

Abstract

Изобретение относитс  к импульсной технике, может быть использовано в измерительной технике, автоматике, телемеханике и  вл етс  дополнительным изобретением к авторскому свидетельству № 1150743. Цель изобретени расширение функциональных возможностей путем получени  дробных коэффициептов умножени , кратных 0,5. Устройство содержит элементы 1 и 2 задержки , входную Ш1ну 3, логические элементы (ЛЭ) И-НЕ 4, 5 и 20, ЛЭ И 6, 18, 23 и 24, ЛЭ 11ЛИ 7, 8 и 21, счетчик 9 импульсов, преобразователь 10 код-напр жение, регулируемую, линию 11 задержки, ЛЭ НЛИ-НЕ 12, 19, инверторы 13, 14 и 16, выходную, шину 15, J)-триггер 17, ЛЭ 2И-Ш1И-НЕ 22, шину 25 управлени  устройством. Работа устройства по сн етс  структурной схемой и временньЕ и диаграммами в описании изобретени . 6 ил. (П 1в-в7 И ..«.. to О tC О 4

Description

Устройство относитс  к импульсной технике и может быть использовано в измерительной технике, автоматике и телемеханике. Оно  вл етс  усовершенствованием изобретени  по авт. св. № 1150743. Целью изобретени   вл етс  расширение функциональных возможностей путем обеспечени  возможности получени  дробных коэффициентов умножени , кратных 0,5.. . На фиг. 1 изображена структурна  электрическа  схема адаптивного умножител  частоты следоваш-ш импульсов; на фиг. 2 - структурна  электрическа  схема регулируемой линии задержки; на фиг. 3-6- временные диаграммы, по сн юи е работу устройств Адаптивный умножитель частоты (фиг. 1) следовани  импульсов содержит первый элемент 1 задержки, второй элемент 2 задержки, входную шиИу 3, первый элемент И-НЕ 4, второй элемент И-НЕ 5, первьй элемент И 6, первый элемент ИЛИ 7, второй элемент ИЛИ 8, счетчик 9 импульсов, преобразователь 10 код - напр жение регулируемую линию задержки (РЛЗ) 11 первый элемент ИЛИ-НЕ 12, первый инвертор 13, второй инвертор 14, выходную шину 15, третий инвертор 16, Р-триггер 17, второй элемент И 18, второй элемент ИЛИ-ПЕ 19, третий элемен Й-НЕ 20, третий элемент ИЛИ 21 ,элемеит 2И-ИЛИ-НЕ 22,третий 23 ичетвертьй 24 элементы И, шину 25 управлени  устройст вом. Вход первого элемента 1 задержки соединен с входной шиной 3, первьй вход первого элемента ИЛИ 7 соединен с выходом первого элемента И 6, вход первого инвертора 13 соединен с выхр дом первого элемента 1 задержки, а выход с первыми входами первого элемента И-НЕ 4 и элемента ИЛИ-НЕ 12 не посредственно и через последовательно соединенные второй элемент 2 задержки и второй инвертор 14 - с вторым входом элемента ИЛИ-НЕ 12, выход которого соединен с вторым входом первого элемента ИЛИ 7 и с первым входом второго элемента И-НЕ 5. Второй вход второго элемента ИЛИ 8 соединен с вторым входом первого элемен та И 6 и с выходом первого элемента И-НЕ 4, второй вход которого соедине с входной шиной 3, вход управлени  РЛЗ 11 соединен с выходом преобразо72 вател  10 код-напр жение, кодовые входы которого соединены с соответствующими выходами счетчика 9 импульсов . Кроме того, третий и четвертьй элементы И 23 и 24 включены соответственно между выходом второго элемента И-НЕ 5 и первым входом счетчика 9 импульсов и между выходом второго элемента ИЛИ 8 и вторым входом счетчика 9 импульсов, элемент 2И-ИЛИ-. НЕ 22 включен между выходом первого элемента ИЛИ 7 и входом РЛЗ 1Г. С-вход Р -триггер 17 подключен к входной шине 3,R-вход соединен с шиной 25 управлени  устройства, а Р-вход соединен с инверсным выходом -триггера, с вторым входом элемента 2И-ИЛИ-НЕ 22 с третьим входом второго элемента И-НЕ 5 и с первым входом третьего элемента ИЛИ 21, выход которого подключен к второму входу четвертого элемента И 24, причем третий вход элемента 2И-ШШ-НЕ 22 подключен к выходу второго элемента ИЛИ-НЕ 19, четвертьй вход - к пр мому выходу Р-триггера, к первому входу третьего элемента И-НЕ 20 и к третьему входу второго элемента ИЛИ 8,: причем второй вход четвертого элемента И 24 подключен к выходу третьего элемента ИШ1 21, второй вход которого соединен с вторым входом второго элемента ИЛИ Вис первым входом второго элемента И 18, второй вход которого соединен с вторым входом второго элемента И-НЕ 5 и через третий инвертор 16 с третьим входом третьего элемента ИЛИ 21, с первым входом первого элемента Ибис вторым входом третьего элемента И-НЕ20, третий вход которого соединен с первЫм входом второго элемента И 18 и с первым входом второго элемента ИЛИНЕ 19 и вторым входом первого элемента ИЛИ 7, второй вход которого соединен с выходом второго элемента И 18, а выход третьего элемента И-НЕ 20 подключен к второму входу третьего элемента И 23. Вход многоотводной линии 26 задержки (фиг. 2) соединен с импульсным входом, а выходы через коммутатор 27 подключены к первой интегрирующей цепочке. Интегрирующие цепочки состо т из последовательно соединенных резистора 28-1 (28-2), конденсатора 29-1 (29-2) и варикапа

30-1 (30-2). Выход первой интегрирующей цепочки через инвертор 31 соединен с входом второй интегрирующей цепочки, выход которой через инвертор 32 соединен с выходом регулируемой линии задержки, управл ющий вход которой, через соответствующие резисторы 33-1 (33-2) подключен к точке соединени  конденсатора 29-1 (29-2) и варикапа 30-1 (30-2) первой и второй интегрирующих цепочек.

Устройство работает следующим образом .

Входна  последовательность импульсов на шине 3 (фиг. За) задерживаетс  и инвертируетс  с помощью элемента 1 задержки и инвертора 13 (фиг.Зб) а также элемента 2 задержки и инвертора 14 (фиг. Зв). Приэтом на выходе элементов 4 и 12 формируютс  отри цательные и положительные имп льсы (фиг. Зг,д) соответственно, длительность которых равна величине задержек импульсов в соответствующих элементах задержки, в качестве которых можно использовать интегрирующие цепочки или одну или несколько пар элементов НЕ. Задержку устанавливают в соответствии с максимальной величиной фазовой ошибки выходных импульсов, накопленной в интервале одного периода следо вани  входных импульсов при любых до пустимых климатических и временных, услови х эксплуатации. Коэффициент К умножени  устанавливают с помощью коммутатора 27, ком мутирующего соответствующий отвод многоотводной линии 26 задержки и первой интегрирующей цепочки, содержащей резистор 28-1, конденсатор 29и варикап 30-1. Эта цепочка вместе с последовательно соединенной с ней через и гвертор 31 второй интегрирующей цепочкой, содержащей резистор 28-2, конденсатор 29-2 и варикап 30-2, совместно с инвертором 32 поз вол ет плавно регулировать задержку импульсов, прохбд щих через коммутатор 27. Подключени  второй интегрирующей цепочки и инверторов обусловлены , во-первых, необходимостью расширени  диапазона изменени  задержки импульсов, во-вторых, требованием уравнивани  задержек переднего и зад него фронтов импульсов, так как задержки переднего и заднего фронтов одной интегрирующей цепочки не равны Регулировка задержки обеспечивает с  подаче напр жени  на управл ющий

вход РЛЗ 11, которое через резисторы 33-1 и 33-2 поступает на варикапы 30-1 и 30-2 соответственно, емкость перехода которых зависит от этого напр жени .

Дискретные значени  задержки, обеспечиваемые многоотводной линией 26 задержки, устанавливаютс  таким образом, чтобы при отсутствии фазовой ошибки управл ющее напр жение на варикапах соответствовало середине их рабочей характеристики при усредненных температурах и других параметрах среды, что позвол ет как

увеличивать, так и уменьшать задержку импульсов, проход щих через линию 11.

Claims (1)

1. Дл  установки целочисленного коэффициента умножени  на шину 25 управлени  подаетс  единичншЧ потенциал. устанавливающий D -триггер 17 в нулевое состо ние. Тогда на четвертой вход элемента 2И-ИЛИ-НЕ 22 поступает нулевой потенциал, преп тствующий прохо сдению импульсов с выхода элемента ИЛИ-ПЕ 19, а на второй вход элемента 22 поступает разрешакиций единичньп потенциал. При этом устройство работает .аналогично прототипу. Если задержка t импульсов равна требуемой величине 1, 1/2Kigjj , где fо - частота следовани  входных импульсов , то напр жени  на выходах элементов 6 и 7 и шине 15 имеют вид, как на фиг. Зе,ж,з соответственно. фаза этих импульсов устанавливаетс  в моменты t с помощью импульсов коррекции с выходов элементов 7 и 12, изображенных на фиг. Зг,д соответственно . Если Y tc, , то диаграммы напр жений , изображенные на фиг. Зг,д,е, ж,з, примут вид, изображенный на фиг. 4г,д,е,ж,з соответственно, а на выходе элементов 5 в момент t j по вл етс  отрицательный и myльc (фиг. 4е), которьй увеличивает число и , записанное в счетчике 9, на единицу. При этом соответственно повышаетс  напр жение.на выходе преобразовател  10, в результате чего снижаетс  емкость варикапов 30-1 и 30-2 и соответственно уменьшаетс  задержка L . Если L все еще больше i , то на следующем периоде этот процесс повтор етс , увеличив число И еще на единицу. Процесс повтор етс  до тех пор, пока Т- не станет равным 1д. При этом на выходах элементов 5 и 8 имеетс  единичный потенциал (фиг. Зк,и соответственно). Если LO (фиг. 5), то на выходе элемента 8 формируетс  отрицательный импульс (фиг. 5и), уменьшающий число h на единицу, в результате чего уве .личиваетс  емкость варикапов 30-1 и 30-2, что в конечном итоге устран ет фазовую ошибку. Дл  установки дробного коэффициента умножени , кратного 0,5, на шину 25 управлени  подаетс  нулевой потенциал . При этом Р-триггер 17 работает в счетном режиме (фиг, бе) по импульсам (фиг.ба), поступающим на входную шину 3 устройства. В соответствии с работой Р -триггера 17 на вход РЛЗ 11 через элемент 2И-ИЛИ-НЕ 22 поступают серии импульсов поочередно с выходов элементов ИЛИ 7 и ИЛИ-НЕ 19 (фиг.бз, к). При этом напр жени  на выходе элемента 22 и РЛЗ 11 имеют вид, изображенный на фиг. 6л,м, а напр жени  на выходах элементов 6 и 18 И изображены на фиг. 6ж,и. Если фазова .задержка на РЛЗ 11 установлена верно, то фазова  ошибка отсутствует, что соответствует диаграммам на фиг.6 ж-м, и на выходах элементов 20, 21, 5 и 8, и следовательно, элементов 23 и 24 имеютс  единичные потенциалы, не измен к цие состо ни  счетчика 9 и, следовательно, параметров РЛЗ 11. Если , то диаграммы напр жений , изображенные на фиг. 6ж,з,и,к, л,м, примут вид, изображенный на фиг. 6н,о,п,р,с,т, а на выходах элементов 5 и 20 в моменты ± по вл ютс  отрицательные импульсы (фиг. 6у,ф), которые, проход  через элемент И 23 (фиг. 6х) на первый-вход счетчика 9, увеличивают записанное в него число ц. При этом, как и при целом значении К. , снижаетс  емкость варикапов 30-1 и 30-2 и, соответственно, уменьшаетс  задержка. Процесс повтор етс  до исчезновени  отрицательных импульсов на- выходах элементов 5 и 20. Если L LO то на выходах элементов 18 и 21 по вл ютс  отрицательные импульсы, которые, пройд  через элемент И 24, уменьшают число h , в ре зультате чего увеличиваетс  емкость варикапов 30-1 и 30-2, что в конечном итоге также устран ет фазовую ошибку. Формула изобретени  Адаптивный умножитель частоты следовани  импульсов по авт.св. № 1150743, отличающийс  тем, что, с целью расширени  функциональных .возможностей путем обеспечени  возможности получени  дробных коэффициентов умножени , кратных 0,5, в него введены третий инвертор, третий и четвертый элементы И, включен-. ные соответственно между выходом второго элемента И-НЕ и первым входом счетчика импульсов и между выходом второго элемента ИЛИ и вторым входом счетчика импульсов, третий элемент ИЛИ, второй элемент ШШ-НЕ, элемент 2И-ИЛИ-НЕ,.включенный междУ выходом первого элемента ШШ и входом регулируемой линий задержки, третий элемент И-НЕ и 1 -триггер. с-вход которого подключен к входной шине, R-вход соединен с шиной управлени  устройства, а Р-вход соединен с инверсным вьгходом Р-триггера, с вторым входом элемента 2И-ИЛИ-НЕ, с третьим входом второго элемента И-НЕ и с первым входом третьего элемента ИЛИ, причем третий вход элемента 2И-ИЛИ-НЕ подключен к выходу второго. элемента ИЛИ-НЕ четвертьй вход - к пр мому выходу J)-триггера, к первому входу третьего элемента И-НЕ и к третьему входу второго элемента ИЛИ, причем второй вход четвертого элемента И подключен к выходу третьего элемента ИЛИ, второй вход которого соединен с вторым входом второго элемента ИЛИ и с первым входом второго элемента И, второй вход которого соединен с вторым входом второго элемента И-НЕ и через третий инвертор с третьим входом третьего элемента ИЛИ, с первым входом первого элемента И и с вторым входом третьего элемента И-НЕ, третий вход которого соединен с первым входом второго элемента И и с первым входом второго элемента ШШ-НЕ и вторым входом первого элемента ИЛИ, второй вход которого соединен с выходом второго элемента И, а выход третьего элемента И-НЕ подключен к второму входу третьего элемента И.

   26

   J2