SU1201853A1 - Устройство дл интегрировани сигнала - Google Patents
Устройство дл интегрировани сигнала Download PDFInfo
- Publication number
- SU1201853A1 SU1201853A1 SU843774961A SU3774961A SU1201853A1 SU 1201853 A1 SU1201853 A1 SU 1201853A1 SU 843774961 A SU843774961 A SU 843774961A SU 3774961 A SU3774961 A SU 3774961A SU 1201853 A1 SU1201853 A1 SU 1201853A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- switch
- contact
- output
- input
- resistor
- Prior art date
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Amplifiers (AREA)
Abstract
УСТРОЙСТВО ДЛЯ ИНТЕГРИРОВАНИЯ СИГНАЛА, содержащее два операционных дифференциальных усилител , соединенные последовательно первый масштабньй резистор и пврвыА интегрирующий конденсатор, включенные между входом устройства и первым входом сумматора, второй вход которого через последовательно соединенные второй интегрирующий конденсатор и второй масштабный резистор по)чключен к шине нулевого потенциала, а выход вл етс выходом устройства, отличающеес тем, что, с целью повышени точности интегрировани , оно содержит генератор тактовых импульсов , четыре переключател , третий и четвертый масштабные резис .торы, включенные между неинвертирующими входами соответственно первого и второго операционньпс дифференциальных усилителей, причем инвертирующий вход первого операционного дифференциального усилител соединен с размыкающим контактом первого и замыкающим контактом второго переключателей, а выход подключен к размыкающему контакту третьего и замыкающему контакту четвертого переключателей, инвертирующий вход.второго операционного дифференциального усилиi тел подключен к замыкающему конО ) такту первого и размыкающему контакту второго переключателей, а выход соединен с замыкающим контактом третьего и размыкающим контактом четвертого переключателей, переключающие контакты которых подключены соответственно к первому и второму входам сумматора, общий вьшод первого масштабного резистора и первого интегрирующего конденсатора соединен с переключающим контактом эо первого переключател , переключаю:л щий контакт второго переключател :о подключен к общему вьшоду второго масштабного резистора и второго интегрирующего конденсатора, а выход генератора тактовых импульсов св зан с управл ющими входами переключателей .
Description
Изобретение относитс к вьгчнс .тштельной и измерительной технике может быть использовано дл интегр ровани электрических сигналов. Цель изобретени - повьшение то ности интегрировани . На чертеже изображена схема уст ф1бйС ва дЛ интегрировани сигнала Устройство содержит операционны дифференциальные усилители 1 и 2, сумматор 3, генератор 4 тактовых и пульсов, интегрирующие конденсатор 5 и 6, масштабные резисторы 7-10, переключатели 11-14. Операционные дифференциальные усилители 1 и 2 с интегрирующими к денсаторами 5 и 6 и масштабньми резисторами 9 и 10 образуют интегр торы. Устройство дл интегрировани сигнала работает следующим образом Генератор 4 тактовых импульсов вьщает импульсную последовательнос со скважностью, равной двум. При наличии нулевого уровн напр жени на выходе генератора 4 переключатели 11-14 наход тс в первом положении. При этом входной сигнал интегрируетс операционным усилителем 1, в цепь обратной св зи которого включен конденсатор 5. Конденсатор 6 в цепи обратной св зи операционного усилител 2 фиксирует дрейф напр жени на его выходе. При по влении единицы на выходе генератора 4 импульсов переключатели 11-14 переход т в положение 2 В этот момент на конденсаторе 5 присутствует напр жение, имеющее две составл ющие: одна обусловлена наличием интеграла входного напр жени за врем , равное длительности паузы на выходе генератора 4, друга - наличием дрейфа на выходе опе рационного усилител 1 за это же врем . На конденсаторе 6 присутству ет напр жение, обусловленное лишь дрейфом на выходе операционного усилител 2. 53 Во врем импульса на выходе генератора 4 переключатели 11-14 наход тс в состо нии 2, и входной сигнал интегрируетс операционным усилителем 2 с конденсатором 5 в цепи обратной св зи. Конденсатор 6 в цепи обратной св зи операционного усилител 2 фиксирует дрейф. За врем , равное периоду импульсной последовательности генератора 4, на конденсаторе 6 накапливаетс зар д, обусловленный дрейфом напр жени интеграторов на операционных усилител х 1 и 2, причем в одну половину этого времени накапливаетс зар д за счет дейфа напр жени операционного усилител 1, а в другую - за счет дрейфа напр жени на выходе операционного усилител 2. На конденсаторе 5 накапливаетс зар д как за счет дрейфа напр жени обоих интеграторов, так и за счет интегрировани входного сигнала. Сумматор 3 служит дл получени разности между напр жением, обусловленным зар дом конденсатора 5, и напр жением, обусловленным зар дом конденсатора 6. Период импульсной последовательности на выходе генератора 4 импульсов выбираетс исход из характеристики стабильности факторов, определ ющих дрейф первого и второго интеграторов . Задание величины длительности периода произвоидтс из услови многократного его превышени интервалом времени, в течение которого происходит существенное изменение указанных факторов. Сумматор иа операционном усилителе 3 имеет коэффициент усилени , равный единице, и его собственный дрейф не вносит заметных погрешностей в выходной сигнал. Поэтому дрейф первого и второго интеграторов практически не оказывает вли ни на выходное напр жение предлагаемого устройства. Это напр жение обусловливаетс лишь процессом изменени входного напр жени устройства.
Claims (1)
- УСТРОЙСТВО ДЛЯ ИНТЕГРИРОВАНИЯ СИГНАЛА, содержащее два операционных дифференциальных усилителя, соединенные последовательно первый масштабный резистор и первый интегрирующий конденсатор, включенные между входом устройства и первым входом сумматора, второй ! вход которого через последовательно соединенные второй интегрирующий конденсатор и второй масштабный резистор подключен к шине нулевого потенциала, а выход является выходом устройства, отличающееся тем, что, с целью повышения точности интегрирования, оно содержит генератор тактовых импульсов, четыре переключателя, третий и четвертый масштабные резисторы, включенные* между неинвертирующими входами соответственно первого и второго операционных дифференциальных усилителей, причем инвертирующий вход первого операционного дифференциального усилителя соединен с размыкающим контактом первого и замыкающим контактом второго переключателей, а выход подключен к размыкающему контакту третьего и замыкающему контакту четвертого переключателей, инвертирующий вход.второго операционного дифференциального уснли- е теля подключен к замыкающему контакту первого и размыкающему контакту второго переключателей, а выход соединен с замыкающим контактом третьего и размыкающим контактом четвертого переключателей, переключающие контакты которых подключены соответственно к первому и второму входам сумматора, общий вывод первого масштабного резистора и первого интегрирующего конденсатора соединен с переключающим контактом первого переключателя, переключающий контакт второго переключателя подключен к общему выводу второго масштабного резистора и второго интегрирующего конденсатора, а выход генератора тактовых импульсов связан с управляющими входами переключателей .SU..„ 1201853
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843774961A SU1201853A1 (ru) | 1984-07-20 | 1984-07-20 | Устройство дл интегрировани сигнала |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843774961A SU1201853A1 (ru) | 1984-07-20 | 1984-07-20 | Устройство дл интегрировани сигнала |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1201853A1 true SU1201853A1 (ru) | 1985-12-30 |
Family
ID=21132393
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843774961A SU1201853A1 (ru) | 1984-07-20 | 1984-07-20 | Устройство дл интегрировани сигнала |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1201853A1 (ru) |
-
1984
- 1984-07-20 SU SU843774961A patent/SU1201853A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1072062, кл. G 06 G 7/18, 1984. Авторское свидетельство СССР № 960853, кл. G 06 G 7/186, 1982. Авторское свидетельство СССР № 834714, кл. G 06 G 7/186, 1979. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR870001709A (ko) | D/a 변환기 | |
US3889197A (en) | Timer apparatus utilizing operational amplifier integrating means | |
SU1201853A1 (ru) | Устройство дл интегрировани сигнала | |
US4371850A (en) | High accuracy delta modulator | |
SE8104874L (sv) | Forfarande och anordning for elektrisk vermemengdsmetning | |
SU1267441A2 (ru) | Устройство дл интегрировани сигнала | |
SU1474845A1 (ru) | Преобразователь напр жени в интервал времени | |
CA1194940A (en) | Voltage to frequency converters | |
SU1764063A1 (ru) | Интегратор | |
SU1084827A1 (ru) | Импульсный функциональный преобразователь | |
SU1674180A1 (ru) | Интегратор с обнулением | |
SU752364A1 (ru) | Множительно-делительное устройство | |
SU668088A1 (ru) | Преобразователь неэлектрических величин в интервал времени | |
SU1013976A1 (ru) | Устройство с переменным коэффициентом передачи | |
SU1522120A1 (ru) | Преобразователь емкости и сопротивлени в интервал времени | |
SU1017998A2 (ru) | Электронный кулонометр с контролируемым потенциалом | |
SU580512A1 (ru) | Устройство синхронизации осциллографа | |
SU1242991A1 (ru) | Устройство дл перемножени электрических сигналов | |
SU1072101A1 (ru) | Аналоговое запоминающее устройство | |
SU788121A1 (ru) | Инвертирующий интегратор | |
SU1580404A1 (ru) | Линейный экстрапол тор | |
SU1553990A1 (ru) | Функциональный генератор | |
SU1624352A1 (ru) | Устройство дл измерени сопротивлений | |
SU1173351A1 (ru) | Способ измерени напр женности электрического пол и устройство дл его осуществлени | |
JPS57125356A (en) | Interval averaging circuit |