SU1201847A1 - Unit-counting linearizing device with scaling - Google Patents

Unit-counting linearizing device with scaling Download PDF

Info

Publication number
SU1201847A1
SU1201847A1 SU843716974A SU3716974A SU1201847A1 SU 1201847 A1 SU1201847 A1 SU 1201847A1 SU 843716974 A SU843716974 A SU 843716974A SU 3716974 A SU3716974 A SU 3716974A SU 1201847 A1 SU1201847 A1 SU 1201847A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
pulse
input
inputs
potential
Prior art date
Application number
SU843716974A
Other languages
Russian (ru)
Inventor
Анатолий Иванович Недашковский
Валентин Сергеевич Гутников
Владимир Васильевич Комаров
Владимир Михайлович Осипов
Original Assignee
Ленинградский Ордена Ленина Политехнический Институт Им.М.И.Калинина
Омский Ордена Ленина Завод "Электроточприбор"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ленинградский Ордена Ленина Политехнический Институт Им.М.И.Калинина, Омский Ордена Ленина Завод "Электроточприбор" filed Critical Ленинградский Ордена Ленина Политехнический Институт Им.М.И.Калинина
Priority to SU843716974A priority Critical patent/SU1201847A1/en
Application granted granted Critical
Publication of SU1201847A1 publication Critical patent/SU1201847A1/en

Links

Landscapes

  • Measuring Frequencies, Analyzing Spectra (AREA)

Abstract

ЧИСЛО-ИМПУЛЬСНОЕ ЛИНЕАРИЗИРУЮЩЕЕ УСТРОЙСТВО С МАСШТАБИРОВАНИЕМ , содержащее управл емый делитель частоты, импульсно-потенциальный умножитель, блок пам ти, счетчик адреса и генератор опорных импульсов , причем информационный вход устройства соединен с тактовым входом управл емого делител  частоты, первый выход которого соединен с информационным импульсным входом импульсно-потенциального умножител , выход которого соединен с выходом устройства , выход генератора опорных импульсов подключен к установочным входам управл емого делител  частоты, импульсно-потенциального умножител  и счетчика адреса, выходы которого соединены с входами младших разр дов адреса блока пам ти, входы старших разр дов адреса которого подключены к входам масштабного коэффициента устройства, которые соединены с входами задани  коэффициента делени  управл емого делител  частоты, отличающеес  тем, что, с целью повышени  быстродействи  уст ройства , оно содержит регистр, формирователь импульса и элемент ИЛИ, причем выходы блока пам ти соединены с информационными входами регистра, СП выходы которого подключены к потенциальным информационньп входам импульсно-потенциального умножител , второй выход управл емого делител  частоты соединен с первым входом элемента ИЛИ, выход которого соединен с входом синхронизации регистра и входом формировател  импульса, выход которого соединен со счетным входом счетчика адреса, второй вход элемента ИЛИ соединен с выходом генератора опорных импульсов.NUMBER pulse linearizes DEVICE With scaling, comprising a controllable frequency divider, pulse-potential multiplier block memory address counter and the oscillator reference clock, and the information input apparatus connected to the clock input of the controllable frequency divider whose first output is connected to data pulse the input of the pulse-potential multiplier, the output of which is connected to the output of the device, the output of the reference pulse generator is connected to the control inputs of the controlled pulse A frequency solver, a pulse-potential multiplier and an address counter, the outputs of which are connected to the inputs of the lower bits of the address of the memory block, the inputs of the higher bits of the address of which are connected to the inputs of the scale factor of the device that are connected to the inputs of the setting of the division factor of the controlled frequency divider, the fact that, in order to increase the speed of the device, it contains a register, a pulse shaper and an OR element, and the outputs of the memory unit are connected to the information inputs of the register The SP outputs of which are connected to the potential information inputs of the pulse potential multiplier, the second output of the controlled frequency divider is connected to the first input of the OR element, the output of which is connected to the synchronization input of the register and the input of the pulse shaper, the output of which is connected to the counting input of the address counter, the second input element OR is connected to the output of the reference pulse generator.

Description

I 1I 1

Изобретение относитс  к электронзмерени м и может найти применение при создании многоканальных информационно-измерительных систем, предназначенных дл  измерени  электрических и неэлектрических величин с использованием нелинейных частотных да тчйк6в.The invention relates to electron measurements and can be used to create multichannel information-measuring systems for measuring electrical and non-electrical quantities using nonlinear frequency frequencies of 6 volts.

J Цель изобретени  - повышение быст ро цействи  .устройства.J The purpose of the invention is to increase the speed of the device.

На фиг. 1 изображена структурна  cxeVa устройства; на фиг. 2 - вариант реализации импульсно-потенциального умножител .FIG. 1 shows a structural cxeVa device; in fig. 2 is an embodiment of a pulse-potential multiplier.

Устройство (фиг. 1) содержит управл емый делитель 1 частоты, импульсно-потенциальный множитель 2, состо щий из делител  3 частоты и логического элемента И-ИЛИ 4, блок 5 пам ти, переключатель 6 каналов, счетчик 7 адреса, генератор 8 опор- . ных импульсов, регистр 9, формирователь 10 импульса и элемент ЮТИ 11, причем информационный вход управл емого делител  1  вл етс  входом устройства, выход делител  1 соединен с информационным входом делител  3, выход которого соединен с первым входом элемента 11, второй вход которого соединен с выходом генератора 8 опорных импульсов и с установочными входами управл емого делител  , счетчика 7 адреса и делител  3, а выход - с управл ющим входом регистра 9 пам ти и входом запуска формировател  10 импульса, выход которого соединен с информационным входом счетчика 7 адреса, входы блока 5 пам ти соединены с выходами счетчика 7 адреса, с управл ющими входами делител  1 и с выходами переключател  6, входы которого  вл ютс  входами ручной и автоматической установок номера канала , информационные входы регистра 9 пам ти соединены с выходами блока 5 пам ти, а выходы - с вторыи входами элемента И-ИЛИ 4, первые ходы которого соединены с выходаи делител  3, а выход элемента И-ИЛИ 4  вл етс  выходом устройства.The device (Fig. 1) contains a controlled frequency divider 1, a pulse-potential multiplier 2, consisting of a frequency divider 3 and an AND-OR 4 logic element, a memory block 5, a switch of 6 channels, an address counter 7, a generator 8 . pulses, register 9, pulse generator 10 and UTI element 11, the information input of controlled divider 1 being the device input, the output of divider 1 connected to the information input of divider 3, the output of which is connected to the first input of element 11, the second input of which is connected to the output of the generator 8 reference pulses and the installation inputs of the controlled divider, the counter 7 of the address and the divider 3, and the output from the control input of the memory register 9 and the start input of the pulse former 10, the output of which is connected to the information the input of the address counter 7, the inputs of the memory block 5 are connected to the outputs of the counter 7 of the address, to the control inputs of the divider 1 and to the outputs of the switch 6, the inputs of which are the manual and automatic settings for the channel number, the information inputs of the memory register 9 are connected to the outputs memory unit 5, and the outputs - with the second inputs of the AND-OR 4 element, the first moves of which are connected to the output of the divider 3, and the output of the AND-OR 4 element is the output of the device.

Изменение коэффициента аппроксиации в момент окончани  какогоибо участка аппроксимации осущестл етс  быстрой перезаписью хран егос  н блоке 5 пам ти кода в регистр 9. Скорость вьтолнени  этой onepaiTMH не зависит от быстродейст47The variation of the approximation coefficient at the moment of termination of any section of the approximation is carried out by a fast overwriting of the memory stored in block 5 of the code memory into the register 9. The speed of execution of this onepaiTMH does not depend on the fast performance47

ВИЯ блока 5 пам ти (ПЗУ), а определ етс  быстродействием регистра 9, которое равн етс  быстродействию остальных узлов устройства. При этом обеспечиваетс  хранение в блоке 5 пам ти кода, соответствующего очередному (т.е. превьщ ающему данный на единицу) номеру участка аппроксимации . Устройство  вл етс  однотактным . Полный цикл его работысостоит из суммы двух временных интервалов (формируемых на выходе генератора времени t„у начальной установки основных узлов устройства иThe VIE of memory block 5 (ROM) is determined by the speed of register 9, which is equal to the speed of the other nodes of the device. In this case, the storage in code 5 of the memory of the code corresponding to the next (i.e. transposing the data by one) number of the approximation segment is provided. The device is single-ended. The full cycle of its operation consists of the sum of two time intervals (formed at the output of the time generator t "at the initial installation of the main components of the device and

времени tp. преобразовани .tp time. transform.

По заранее известным характеристикам датчиков и заданной погрещности преобразовани  осуществл етс  расчет устройства линеаризации. Он сводитс According to the previously known characteristics of the sensors and a given conversion error, the linearization device is calculated. He is reduced

к определению числа участков аппроксимации и соответствующих каждому i-му участку 1 оэффициентов К аппроксимации . Коэффициенты К аппроксимации определ ютс , в свою очередь , номером датчика (канала), следовательно , масщтабным коэффициентом Кд, задаваемым управл емому делителю 1 частоты, и коэффициентом .; умножени  умножител  2, соответствующимto the determination of the number of approximation plots and the K approximation coefficients corresponding to each i-th plot 1. The coefficients K approximation are determined, in turn, by the number of the sensor (channel), therefore, the scale factor Kd, given by the controlled frequency divider 1, and the coefficient; multiply multiplier 2 corresponding to

данному i-му участку аппроксимации. Значени  коэффициентов К хран тс  в блоке 5 пам ти.this i-th approximation area. The values of the coefficients K are stored in memory block 5.

При этом производитс  разбиение рабочего диапазона (например, числаThis breaks up the working range (for example, the numbers

tnp) на равные по числу им-, пульсов входной частоты f участки аппроксимации. Таким образом, длину участка аппроксимации задают последовательно соединенные управл емый делитель. 1 частоты и делитель 3 частоты. tnp) equal to the number of im-, pulses of the input frequency f, approximation areas. Thus, the length of the approximation region is determined by the serially connected controllable divider. 1 frequency and 3 frequency divider.

Устройство работает следующим образом .The device works as follows.

В начале оче редного цикла преобразовани  на выходе блока 8 опорных временных интервалов формируетс  сигнал логической единицы, и в течение времени производитс  начальна  установка управл емого делител  1,At the beginning of the next conversion cycle, a signal of a logical unit is formed at the output of block 8 of the reference time intervals, and during the time the initial setting of the controlled divider 1 is made,

делител  3 и счетчика 7 в состо ни , необходимые дл  подготовки устройства к работе. Например, все перечисленные узлы устанавливаютс  в нулевое состо ние, а нулевое состо ниеdivider 3 and counter 7 are in the state necessary for preparing the device for operation. For example, all of the listed nodes are set to the zero state, and the zero state

счетчика 7 соответствует первому участку аппроксимации. Причем длительность подачи логической единицы (tj,u ) на выход генератора 8 определ ет паузу между соседними временными интервалами t преобразовани  нелинеаризованной частоты f в числ хА линейно св занное с преобразуемой величиной X. Минимальное значение длительности определ етс  быстродействием блока 5 пам ти, т.е. зависит от времени t выборки конкретного типа используемой интегралной микросхемы ПЗУ. Это обусловлено тем что за врем  t на выходах блока 5 должен установитьс  код, соответствующий первому участку аппроксимации .counter 7 corresponds to the first section of the approximation. Moreover, the duration of supplying the logical unit (tj, u) to the output of generator 8 determines the pause between adjacent time intervals t to convert the nonlinearized frequency f to numbers xA and is linearly related to the converted value X. The minimum duration is determined by the speed of the memory block 5, t. e. depends on the time t of sampling the specific type of used integrated circuit ROM. This is due to the fact that during time t, the code corresponding to the first section of the approximation must be set on the outputs of block 5.

В момент формировани  перепада 1/0 на вькоде генератора 8 (т.е. в момент окончани  времени t начальной установки) этим же перепадом 1/0 на выходе элемента ИЛИ II производитс  перепись кода, соответствующего первому участку аппроксимации , с выходов блока 5 в регистр 9, а также осуществл етс  запуск формировател  10. На выходе формировател  10 формируетс  положительный импульс, длительность которого может определ тьс  лишь быстродействием счетчика 7 адреса. Перепад 1/0 этого импульса переводит счетчик 7 в следующее ( в данном случае соответствующее второму участку аппроксимации состо ние.At the moment of forming the differential 1/0 on the generator 8 code (i.e. at the time of the initial installation time t), the same differential 1/0 at the output of the OR II element is used to rewrite the code corresponding to the first section of the approximation from the outputs of block 5 to the register 9, as well as starting the former 10. The output of the former 10 forms a positive pulse, the duration of which can only be determined by the speed of the counter 7 of the address. A difference of 1/0 of this impulse transfers the counter 7 to the next (in this case, the state corresponding to the second section of the approximation).

Перепад I/O, формируемый на выходе гене.ратора 8,  вл етс  одновременно началом формировани  интервала tnp в течение которого импульсы входной нелинеаризованной и немасштабированной частоты f преобразуютс  в импульсную последовательность f., на выходе элемента И-11ПИ 4. Точнее число Мц. е„. преобразуетс  в число М,д,линейно св зан-Ное с преобразуемой величиной X.The I / O difference generated at the output of generator 8 is simultaneously the beginning of the formation of the interval tnp during which the impulses of the input non-linearized and unscaled frequency f are converted into a pulse sequence f., At the output of the I-11PI element 4. More precisely, the number Mz. e „. is converted to M, d, linearly related to Noah, with the value X being converted.

Перепад 1/0 на выходе делител  3 сигнализирует об окончании очередного участка аппроксимации. С моментом по влени  этого перепада на выходе элемента ИЛИ вначалеA drop of 1/0 at the output of divider 3 signals the end of the next section of approximation. With the moment of occurrence of this difference at the output of the element OR at the beginning

5производитс  запись в регистр 9 кода, соответствующего коэффициенту аппроксимации очередного i-ro участка. Затем перепадом I/O с выхода формировател  10 счетчик 75, an entry is made in the register 9 of the code corresponding to the coefficient of approximation of the next i-ro segment. Then I / O differential from the output of the rapper 10 counter 7

0 переключаетс  в состо ние, на единицу превышающее номер данного участка аппроксимации, т.е. в состо ние (i+l)-ro участка.0 switches to a state one less than the number of this approximation area, i.e. in the (i + l) -ro state of the parcel.

Таким образом, быстродействиеThus, the speed

5 блока 5 пам ти может быть в Nn разниже быстродействи  остальной элементной базы, используемой дл  построени  линеаризующего устройства . При этом число ,-Кдел-5 of memory block 5 may be in Nn decreasing the speed of the remaining element base used to build the linearizing device. In this case, the number

коэффициент делени  последовательно соединенных делителей 1 и 3, т.е. длина участка аппроксимации, выраженна  в числе импульсов входной частоты f., .the division ratio of the serially connected dividers 1 and 3, i.e. length of the plot of approximation, expressed in the number of pulses of the input frequency f.,.

вы Мхл.you mhl.

npifcnpifc

.-1.-one

ттtt

л втонот Ручна  установкаl tonight Manual installation

каналаchannel

Фиг.2.2.

Claims (1)

ЧИСЛО-ИМПУЛЬСНОЕ ЛИНЕАРИЗИРУЮЩЕЕ УСТРОЙСТВО С МАСШТАБИРОВАНИЕМ, содержащее управляемый делитель частоты, импульсно-потенциальный умножитель, блок памяти, счетчик адреса и генератор опорных импульсов, причем информационный вход устройства соединен с тактовым входом управляемого делителя частоты, первый выход которого соединен с информационным импульсным входом импульсно-потенциального умножителя, выход которого соединен с выходом устройства, выход генератора опорных импульсов подключен к установочным входам управляемого делителя частоты, импульсно-потенциального умножителя и счетчика адреса, выходы которого соединены с входами младших разрядов адреса блока памяти, входы старших разрядов адреса которого подключены к входам масштабного коэффициента устройства, которые соединены с входами задания коэффициента деления управляемого делителя частоты, отличающееся тем, что, с целью повышения быстродействия устройства, оно содержит регистр, формирователь импульса и элемент ИЛИ, с причем выходы блока памяти соединены с SS информационными входами регистра, выходы которого подключены к потенциальным информационным входам импульсно-потенциального умножителя, второй выход управляемого делителя частоты соединен с первым входом элемента ИЛИ, выход которого соединен с входом синхронизации регистра и входом формирователя импульса, выход которого соединен со счетным входом счетчика адреса, второй вход элемента ИЛИ соединен с выходом генератора “опорных импульсов.NUMEROUS PULSE LINEARIZING DEVICE WITH SCALING, containing a controllable frequency divider, a pulse-potential multiplier, a memory block, an address counter and a reference pulse generator, the information input of the device being connected to the clock input of a controlled frequency divider, the first output of which is connected to the information pulse input potential multiplier, the output of which is connected to the output of the device, the output of the reference pulse generator is connected to the installation inputs of the controlled divider frequency, pulse-potential multiplier and address counter, the outputs of which are connected to the inputs of the least significant bits of the address of the memory block, the inputs of the highest bits of the address are connected to the inputs of the scale factor of the device, which are connected to the inputs of the division factor of the controlled frequency divider, characterized in that, with In order to improve the speed of the device, it contains a register, a pulse shaper and an OR element, with the outputs of the memory block connected to the SS by the information inputs of the register, the outputs of which They are connected to the potential information inputs of the potential pulse multiplier, the second output of the controlled frequency divider is connected to the first input of the OR element, the output of which is connected to the synchronization input of the register and the input of the pulse shaper, the output of which is connected to the counting input of the address counter, the second input of the OR element is connected to the output of the generator “reference pulses. SU .„,1201847 >SU. „, 1201847>
SU843716974A 1984-03-26 1984-03-26 Unit-counting linearizing device with scaling SU1201847A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843716974A SU1201847A1 (en) 1984-03-26 1984-03-26 Unit-counting linearizing device with scaling

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843716974A SU1201847A1 (en) 1984-03-26 1984-03-26 Unit-counting linearizing device with scaling

Publications (1)

Publication Number Publication Date
SU1201847A1 true SU1201847A1 (en) 1985-12-30

Family

ID=21109807

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843716974A SU1201847A1 (en) 1984-03-26 1984-03-26 Unit-counting linearizing device with scaling

Country Status (1)

Country Link
SU (1) SU1201847A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР 900290, кл. G Об F 15/353, 1982. Авторское свидетельство СССР 800996, кл. G 06 F 15/353, 1981. *

Similar Documents

Publication Publication Date Title
SU1201847A1 (en) Unit-counting linearizing device with scaling
US3824574A (en) Process control apparatus
SU1057891A2 (en) Device for measuring power of losses in thyristor switching
SU1278717A1 (en) Digital velocity meter
SU978098A1 (en) Time interval converter
SU945971A1 (en) Pulse shaper
SU769549A1 (en) Device for determining differential extremum value probability distribution law
SU1376083A1 (en) Random event flow generator
SU966660A1 (en) Device for measuring short pulse duration
SU1374430A1 (en) Frequency-to-code converter
SU1559433A1 (en) Device for interrogation of information sensors
SU970267A1 (en) Digital display of periodic signal shape
SU1163334A1 (en) Device for calculating ratio of time intervals
SU1559334A1 (en) Device for modeling discrete orthogonal signals
SU1437859A1 (en) Generator of random events flows
SU1464290A1 (en) Frequency-to-code converter
SU546937A1 (en) Tunable phase-pulse multi-stable element
SU1277141A1 (en) Dividing device
SU799119A1 (en) Discriminator of signal time position
SU1226619A1 (en) Pulse sequence generator
SU960838A1 (en) Function converter
SU1370754A1 (en) Pulse monitoring device
SU1070575A1 (en) Device for compensating non-linearity
SU976503A1 (en) Readjustable frequency divider
SU1029174A1 (en) Multichannel space-time switching device