SU1197114A1 - Устройство дл передачи и приема дискретной информации с коррекцией ошибок - Google Patents

Abstract

1. УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ И ПРИЕМА ДИСКРЕТНОЙ ИНФОРМАЦИИ С КОРРЕКЦИЕЙ ОШИБОК, содержащее на передаче последовательно соединенные коммутатор и блок пам ти выход которого соединен с первым информационным входом коммутатора, второй информационный вход которого соединен с выходом источника информации, а также последовательно соединенные кодер и формирователь выходного сигнала , выход которого  вл етс  выходом устройства, вход объединен с входом кодера, а на приеме - последовательно соединенные блок вьщелени  сигнала, вход которого  вл етс  входом устройства, входной накопитель , блок управлени  записью и накопитель приема, выход которого соединен с входом потребител  информации , а также декодер, блок приема служебной информации и счетчик прин тых блоков, при этом вход декодера подключен к выходу блока выделени  сигнала, синхронизирующий выход которого соединен с входом счетчика прин тых блоков, выход которого подключен к второму входу блока управлени  записью., первый и третий входы которого соединены соответственно с информационным и . управл ющим входами блока приема служебной информации, управл ющий вход которого соединен с выходом декодера , отличающеес  тем, что, с целью повышени  пропускной способности канала путем снижени  объема служебной информации в каждом передаваемом кодовом блоке, на передаче введен формирователь запросных кодовых блоков, а на приеме - решающий блок и накопитель ошибочных блоков, при этом выход счетчика прин тых блоков соединен с первым входом формировател  запросных кодовых блоков и через нако. (Л питель ошибочных блоков с первым информационным входом решающего блока и вторым входом формировател  запросных кодовых блоков, выход которого соединен с третьим информационным входом коммутатора, первый и второй управл ющие.входы которого ;о соединены соответственно с первым и вторым выходами решаюп1его блока, управл ющий вход которого соединен с управл ющим входом накопител  ошибочных блоков и вькодом декодера, второй информационньй вход решающего блока соединен с первым выходом блока приема служебной информации, второй и третий выходы которого соединены с четвертым и п тым входами блока управлени  записью соответственно , первьй выход решающего блока соединен с входом коррекции накопител  ошибочных блоков, .а второй выход коммутатора - с входом формировател  выходного сигнала.

Description

2. Устройство по п. 1, .отличающеес  тем, что коммутатор содержит блок формировани  информационных кодовых блоков, два триггера и три элемента 2И-ИЛИ, при этом выход блока формировани  информационных кодовых блоков соединен с первым , входом первого элемента 2И-ИЛИ, второй и третий входы которого соединены соответственно с пр мым и инверсными выходами первого триггера, вход J) которого  вл етс  первым управл ющим входом коммутатора, а вход С соединен с входом С второго триггера, вход X) которого  вл етс  вторым управл ющим входом коммутатора , четвертый вход первого элемента 2И-ИЛИ  вл етс  первым входом : коммутатора, а выход первого элемента 2И-ИЛИ соединен с первьми входами второго и третьего элементов 2И-ИЛИ,

вторые входы которых объединены и соединены с инверсным выходом второго триггера, пр мой выход которого соединен с объединенными третьими входами второго и третьего элементов 2И-ИЛИ, выходы которых  вл ютс  соответственно первым и вторым выходами коммутатора, блока формировани  информационных кодовых блоков  вл етс  вторым входом коммутатора, третьим входом которого  вл ютс  объединенные четвертые входы второго и третьего элементов 2И-ЙЛИ.

Изобретение относитс  к технике св зи и может использоватьс  в аппа ратуре передачи дискретной, информации ( данных). Цель изобретени  - повьшение про пускной способности канала путем сн жени  служебной информации в.каждом передаваемом кодовом блоке. На фиг. 1 представлена структури на  электрическа  схема устройства дл  передачи и приема дискретной информации с коррекцией ошибок; на фиг. 2 - диаграммы работы устройств на фиг. 3 - структурна  электрическа  схема коммутатора. Устройство дл  передачи и приема дискретной информации с коррекцией ошибок содержит источник 1 информации , коммутатор 2, блок 3 пат м ти, кодер 4, формирователь 5 выхо ного сигнала, блок 6 выделени  сиг . нала, входной накопитель 7, блок 8 управлени  записью, накопитель 9 пр ема, потребитель 10 информации, декодер 11, блок 12 приема служебной информахщи,счетчик 13 прин тых блоков, формирователь 14 запросньк кодовых блоков, решающий блок 15, накопитель 16 ошибочных блоков, при э1том коммутатор 2 содержит первый 17, второй 18 и третий 19 элементы 2И-ИЛИ, блок 20 формировани  информационньпс кодовых блоков, первый 21 и. второй 22 триггеры. Устройство дл  передачи и приема дискретной информации с коррекцией ошибок работает следующим образом. Поступающа  от источника 1 дискретна  информаци  разбиваетс  в коммутаторе 2 на блоки, дополн етс  в формирователе 5 проверочными символами из кодера 4 и передаётс  в канал в виде кодовых блоков. При этом I последних из переданных в канал блоков запоминаетс  в блоке 3 на случай возможных переспросов. Все передаваемые кодовые блоки циклически нумеруютс , цикл счета равен 2. Величина цикла определ етс  скоростью передачи и рассто нием между пунктами передачи и приема и выбираетс  оптимальной дл  данного канала св зи. Кодовый блок содержит служебную и информационную части, а также проверочные символы. Служебна  часть состоит всего из двух символов, один из которых указьшает передаетс  ли данньш блок впервые или повтор етс , а второй -  вл етс  он информационным или служебным. На приемной стороне дискретный сигнал, прин тый из канала, через блок 6, осуществл ющий цикловое фазирование , поступает на входы входного накопител  7 и декодера 11. Сигналы, соответствующие границам прин тых кодовых блоков, через синхронизирующий выход блока 6 подаютс 

3

на счетчик 13, который оеуществл ет восстановление номера прин того блока. Декодер 11 производит проверку каждого блока на наличие в нем ошибок. ,,

В случае отсутстви  ошибки информационна  часть прин того кодового блока переписываетс  через блок 8 из входного накопител  7 в нако- питель 9 на место, определ емое блоком 8, а затем вьщаетс  потребителю;

При этом накопитель 16 фиксирует отсутствие, ошибки в кодовом блоке с данным номером, а решающий блок 15 по своему первому выходу подтверждает состо ние коммутатора 2, при котором в канал и блок 3 продолжают поступать кодовые блоки, содержащие информацию источника 1 .

В случае обнаружени  ошибки декодер 11 (станци  Б) в конце кодового блока, прин того с ошибкой ( мом .ент времени t в конце кодового блока номер 3) формирует сигнал, поступающий в накопитель 16. Здесь и ниже в скобках указаны обозначени  станций, номера кодовых блоков и момент времени, соответствующие фиг Накопитель 16 фиксирует количество ошибочно прин тых подр д блоков по каждому из 1 номеров кодовьгх блоковПо этому же сигналу блок 8 запрещает запись в накопитель 9 информационной части кодового блока, в котором обнаружена ошибка, но маркирует его место. Номер пораженного кодового блока, а также пор дковый номер случа  обнаружени  ошибки в.данном блоке поступают в формирователь 14 соответственно от счетчика 13 и накопител  16. Кроме того, по сигналу об обнаружении ошибки декодера 11 решающий блок 15 по своему второму выходу измен ет состо ние коммутатора 2 такимобразом, что из передатчи ка (станци  Б) в канал после окончани  передачи очередного кодового блока С кодовый блок номер 4) под номером следующего кодового бпока (.кодовый блок номер 5) поступает сигнал запроса. При этом кодовый блок, номер которого использован дл  передачи сигнала запроса (.кодовый блок номер 5 , повторно записьшаетс  .в блок 3 (передатчика). Сигнал запроса содержит номер кодового блока, прин того с ошибкой, (, кодовый, (блок номер 3J, пор дковый номер запроса и

144

один символ признака служебного кодового блока. Приемник противо.положной станции может прин ть сигнал запроса верно (момент времени t) или с ошибкой (момент времени tj).

В случае поражени  запроса декодер 11 (станци  А) формирует сигнал по которому передатчик после окончани  передачи очередного кодового блока (кодовый блок номер 2) аналогно передатчику станции Б формирует запрос на повтор пораженного блока (кодовый блок номер 5 станции Б). Этому запросу присваиваетс  номер следующего кодового блока (кодовый блок номер 3. В случае поражени  и этого запроса станции продолжают формировать следующие запросы на поражение служебные кодовые блоки. Наконец, в случае правильного приема очередного запроса (.момент времени ti на станции В) блок 12 по признаку служебного кодового блока фиксирует факт приема запроса,вьщел ет его номер и номер запрашиваемого блока, которые с первйго выхода блока 12 поступают в решающий блок 15. В это же врем  сигнал с BToporoi выхода блока 12 запрещает . вьшод служебной информации.через блок 8 в накопитель 9.

Таким образом, в момент времени tj в решающий блок 15 из блока 12 поступает пор дковый номер правильно прин того запроса и номер запрашиваемого блока (кодовБш блок номер 5 - первый: запрос),а из блока 16 ранее зарегистрированный номер переспроса кодового блока, прин того с ошибкой (кодовьп блок номер 3 - первьш nejjecnpocj. В случае равенства номеров решающий блок

15принимает решение об организации второго переспроса кодового блока, прин того с ошибкой (кодовый блок номер 3., дл  чего на втором выходе формируетс  сигнал, по которому в накопителе 16 пор дковый номер запроса в формируемом запросном кодовом блоке по входу коррекции увеличиваетс  на единицу, а коммутатор 2 после окончаши  передачи очередного кодового блока (кодовый блок номер 4) замен ет следующий информационный кодовьй блок (кодовы блок номер 5Х запросным кодовым блоком, поступающим из формировател  14. При этом информационный блок

(кодовый блок номер 5) повторно записьшаетс  в блок 3 станции Б.

На станции А после приема этого запроса без ошибок (момент времени t, ) в решающий блок 15 аналогично станции Б поступают из блока 12 пор дковый номер запроса tкодовый блок номер 3 - второй запрос;, а из накопител  16 - номер переспроса кодового блока, прин того с ошибкой (кодовьй блок номер 5). В этом случае номер запроса больше номера переспроса и решающий блок 15 принимает решение о повторной передаче пораженного кодового блока (.кодовый блок номер 3} . Передатчик станции А после окончани  передачи очередного кодового блока (.кодовый блок номер 2; передает в канал кодовьш блок, хран щийс  в блоке 3 (кодовый блок номер 3), снабдив его признаком повтора в служебньк разр дазс . В случае правильного приема указанного кодового блока (момент времени tj) блок 12 определ ет, что это повтор емьш кодовый блок, и вырабатывает сигнал управлени , ,

который поступает в блок 8, обеспечивает запись повтор емого кодового блока в накопитель 9 на ранее отмеченное место. После окончани  приема повтор емого блока режим коррекции

ошибки оканчиваетс , и в системе

устанавливаетс  режим обмена .информацией между станци ми А и Б без формировани  -запросов, который продолжаетс , до момента поражени  любого

кодового блока в одном из направлений передачи. rjep-/( Пр-к Пр-к , ° nep-K X а S

Фиг. г

От d/jo/fo /4

Фиг.З 6

Claims (2)

1. УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ · И ПРИЕМА ДИСКРЕТНОЙ ИНФОРМАЦИИ С КОРРЕКЦИЕЙ ОШИБОК, содержащее на передаче последовательно соединенные коммутатор и блок памяти, выход которого соединен с первым информационным входом коммутатора, второй информационный вход которого соединен с выходом источника информации, а также последовательно соединенные кодер и формирователь выходного сигнала, выход которого является выходом устройства, вход объединен с входом кодера, а на приеме - последовательно соединенные блок выделения сигнала, вход которого является входом устройства, входной накопитель , блок управления записью и накопитель приема, выход которого соединен с входом потребителя информации, а также декодер, блок приема служебной информации и счетчик принятых блоков, при этом вход декодера подключен к выходу блока выделения сигнала, синхронизирующий выход которого соединен с входом счетчика принятых блоков, выход которого подключен к второму входу блока управления записью., первый и третий входы которого соединены соответственно с информационным и управляющим входами блока приема служебной информации, управляющий вход которого соединен с выходом декодера, отличающееся тем, что, с целью повышения пропускной способности канала путем снижения объема служебной информации в каждом передаваемом кодовом блоке, на передаче введен формирователь запросных кодовых блоков, а на приеме - решающий блок и накопитель ошибочных блоков, при этом выход счетчика принятых блоков соединен с первым входом формирователя запросных кодовых блоков и через нако,питель ошибочных блоков с первым информационным входом решающего блока и вторым входом формирователя запросных кодовых блоков, выход которого соединен с третьим информационным входом коммутатора, первый и второй управляющие.входы которого соединены соответственно с первым и вторым выходами решающего блока, управляющий вход которого соединен с управляющим входом накопителя ошибочных блоков и выходом декодера, второй информационный вход решающего блока соединен с первым выходом блока приема служебной информации, второй и третий выходы которого соединены с четвертым и пятым входами блока управления записью соответственно, первый выход решающего блока соединен с входом коррекции накопителя ошибочных блоков, а второй выход коммутатора - с входом формирователя выходного сигнала.

, SU „1197114

2. Устройство по π. 1, отличающееся тем, что коммутатор содержит блок формирования информационных кодовых блоков, два триггера и три элемента 2И-ИЛИ, при этом выход блока формирования информационных кодовых блоков соединен с первым. входом первого элемента 2И-ИЛИ, второй и третий входы которого соединены соответственно с прямым и инверсными выходами первого триггера, вход J) которого является первым управляющим входом коммутатора, а вход С соединен с входом С второго триггера, вход D которого является вторым управляющим входом коммутатора, четвертый вход первого элемента 2И-ИЛИ является первым входом коммутатора, а выход первого элемента 2И-ИЛИ соединен с первыми входами второго и третьего элементов 2И-ИЛИ, вторые входы которых объединены и соединены с инверсным выходом второго триггера, прямой выход которого соединен с объединенными третьими входами второго и третьего элементов 2И-ИЛИ, выходы которых являются соответственно первым и вторым выходами коммутатора, вход блока формирования информационных кодовых блоков является вторым входом коммутатора, третьим входом которого являются объединенные четвертые входы второго и третьего элементов 2И-ИЛИ.