SU1197096A2 - Нелинейный корректор многолучевого сигнала - Google Patents
Нелинейный корректор многолучевого сигнала Download PDFInfo
- Publication number
- SU1197096A2 SU1197096A2 SU843791162A SU3791162A SU1197096A2 SU 1197096 A2 SU1197096 A2 SU 1197096A2 SU 843791162 A SU843791162 A SU 843791162A SU 3791162 A SU3791162 A SU 3791162A SU 1197096 A2 SU1197096 A2 SU 1197096A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- block
- sign
- inputs
- outputs
- signal
- Prior art date
Links
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
Изобретение относитс к системам передачи дискретной информации по сиг налам с частотно-временной дисперс-;ной (многолучевостью.Изобретение повышает помехоустойчивость приема. Блок ключей 20 и 1-и блок сравнени 18 исключает возможность одновременного включени всех выходов блока сумматоров 13 на вход второго сумматора 1с I 6 при глубоких замирани х основного луча. Происходит 1;1оочередное подключение одного за, другим, или группы выходов блока С 13 на вход .2-го С 6, Лучи с малой мощностью и большим преддействием из процесса суммировани в С 6 исключены, тем самым мешающее воздействие .-суммарного преддей- стви будет минимальным и уменьшитс межсимвольна интерференци и повыситс помехоустойчивость приема дискретной информации. Изобретение зависимое от авт.свид.№ 1146808. 1 ил. СО
Description
8го&
I Выпад
О
««ч
О СО
ot
Изобретение относитс к системам передачи дискретной информации по каналам с частотно-временной дисперсией (многолучевостью), а именно к устройствам, снижающим межсимвольную интерференцию в многолучевом канале, и вл етс усовершенствованием известного устройства по основному авт. св. № 11А6808.
Цель изобретени - повышение помехоустойчивости приема.
На чертеже приведена электрическа схема нелинейного корректора многолучевого сигнала.
Нелинейный корректор многолуч.евого сигнала содержит т-разр ,цный регистр 1 сдвига, блок цифрового решени 2, второй блок вычитани 3, коррел торы 4, блок вычислени коэффициентов 5, второй сумматор 6, перем- ножители 7, линию задержки 8, блок выборки 9, первый блок вычитани 10, первый сумматор 11, блок стробирова- ни 12, блок сумматоров 13, блок оценки модул 14, блок оценки знака 15, блок умножителей 16, первый блок ключей 17, первый блок сравнени 18, второй :блок сравнени 19 и- второй блок ключей 20.
устройства осуществл етс следующим образом.
Многолучевой сигнал из канала псотупает на вход линии задержки 8 с К отводами (к определ етс величиной задержки между лучами и скорость передачи )„ С последнего отвода линии задержки В сигнал х поступает в блок выборки 9, где осуществл етс его стробирование с тактовой частотой и запоминаетс амплитуда прин того сигнала на каждом .тактовом интервале так , что она вл етс посто- нной дл однобитового периода.
1После блока выборки 9 отсчетные значени попадают на первый блок вычитани 10, где осуществл етс компенсаци запаздывающих эхо-сигналов путем вычитани откликов. С выхода блока вычитани 10, через второ сумматор 6 и блок цифрового решени 2 выборки сигнала попадают в т-раз- р дный регистр 1 сдвига. При этом блок цифрового решени 2 формирует сигнал бинарной единицы, если на его входе положительный сигнал, и бинарный ноль, если на входе сигнал отрицательный , пг-раэр дный регистр 1 сдвига может накапливать различное
970962
число бит данных, что определ етс реакцией канала.
Выходы всех чеек т-разр дного регистра 1 сдвига подключены к вхо- 5 дам идентичных коррел торов 4, и одновременно ко входам перемножителей
7и входам перемножителей в .блоке вычислени коэффициентов 5.
Выход коррел тора 4, подключенно-
0 го к первому отводу т-разр дного регистра 1 сдвига, не используетс дл получени сигнала коррекции в первом сумматоре I1. Вместо этого его выход через перемйожитель 7
15 подключен к первому входу второго блока вычитани 3, второй вход которого подключен к выз;оду второго сумматора 6. Пере 1ножитель 7 в первом отводе т-разр дного регистра 1 сдвига вырабатывает сигнал ацЬд, соответствующий амплитуде бита текущих данных , который затем вычитаетс из откорректированного сигнала во втором блоке вычитани 3 дл получени сиг-
5 нала, соответствующего остаточному искажению в откорректированном сигнале . Этот сигнал остаточного искажени с выхода блока вычитани 3 подаетс на вторые входы всех коррел -
0 торов 4, дл коррекции импульсного отклика прин того сигнала, а с выходов коррел торов 4 сигнал поступает через перемножители 7 на вход первого сумматора 1 1 дл получени корректирующего сигнала,подаваемого на вход первого блока вычитани 10,и в блок оценки модул 14,где оцениваетс абсолютное значение сигнала отклика в каждом отводе Гц-разр дного регистра 1 сдвига и его модуль.
Эти абсолютные значени затем поступают на входы первого блока сравнени 18 и второго блока ключей 20.
8блоке сравнени 18 в идентичных
схемах сравнени происходит сравнение абсолютных значений сигналов отклика всех лучей, .так например, в первой схеме сравнени сравниваетс абсолютное значение бита текущих данньгх из первого отвода га-разр дного регистра 0 1 сдвига с абсолютным значением сигнала отклика из второго отвода. Если сигнал отклика во втором отводе превосходит по абсолютному значению сигнал бита текущих данных, перва 5 схема сравнени в блоке сравнени 18 выработает сигнал бинарной единицы , и ноль в противном случае.Этот сигнал вл етс управл ющим дл соответствующего ключа в блоке ключей 17 и первого ключа в блоке ключей 20. Первый ключ блока ключей 20, сработав, пропускает сигнал отклика с, большим абсолютным значением дл дальнейшего сравнени во второй схеме сравнени блока сравнени 18, с абсолютным значением сигнала из третьего отвода т-разр дного регистра 1 сдвига. Втора схема сравнени блока сравнени 18 также выработает сигнал бинарной единицы или нул , который будет управл ющим дл соответствующего .ключа в блоке ключей 17 и второго ключа в блоке ключей 20, Второй ключ блока ключей 20, сработав пропустит сигнал отклика с большим абсолютным значением дл дальнейшего сравнени в третьей схеме сравнени . блока сравнени 18 с абсолютным значе , нием сигнала из четвертого отвода т-разр дного регистра 1 сдвига.Треть схема сравнени блока сравнени 18 в свою очередь выработает сигнал бинарной единицы или ноль, и он также будет управл кнцим дл соответствующе- го ключа в блоке 17 ключей и третье го ключа в блоке ключей 20. Срабатыва|Ние третьего ключа в блоке кЛючей 20 приводит к тому, что в четвертой схеме сравнени будет сравниватьс абсолютное значение сигнала из п того отвода т-разр дного регистра 1 сдвига с абсолютным значением сигнала с выхода третьего ключа блока ключей 20 и т.д. На последнюю схему сравнени с номером т-1 блока сравнени 18 поступает абсолютное значение сигнала из последнего отвода т-разр д-. Кого регистра 1 сдвига и аб- солютное значение сигнала с выхода ключа, имеющего номер т-1 в блоке ключей 20, Выход последней схемы сравнени с номером т-1 соединен только с входом соответствующего ключа в блоке ключей 17. На вторые входы блока ключей 17 подаютс сигналы, вл ющиес произведением данных о суммарном энергетическом значении откликов и их знаке. Эти сигналы вы- рабатываютс в блоке умножителей16 куда они поступают на первые входы с выходов блока сумматоров 13, где на каждый из идентичных сумматоров поступают отсчеты амплитуды (простробированные выборки многолучевого сигнала, полученные в блоке стробировани 12, на входы которого искаженный в канале -сигнал подаетс в .аналоговом виде с отводов линии задержки 8, в виде отсчетов Х(,, ,
К-г ° линии задержки 8 сигнал с откликами подаетс непосредственно с канального оборудовани приема.
На остальные входы блока сумматоров 13 поступают сигналы с перемно- жителей блока вычислени коэффицией- тов 5, Идентичные перемножители блока вычислени коэффициентов 5 собраны в группы с номерами от К-1 до K-IJ// по числу сумматоров в блоке сумматоров 13. Внутри каждой группы пере- множители имеют номера с первого до ,п-1. На первый вход первого перемножител из группы К-1 блока вычислени коэффициентов 5 поступает сигналпоказатель значени импульсного отклика hj из коррел тора 4, подключенного к третьему отводу т-разр дного регист pfL 1 сдвига. На второй вход первого перемножител поступает бит данных а 1 из чейки т-разр дного регистра 1 сдвига с номером два. Этот бит принимает значение О или 1 в зависимости от того, какой бит был записан в предшествующий момент времени в чейку с номером один т-разр дного регистра сдвига 1. Таким образом, на выходе первого перемножител блока вычислени коэффи151иентов 5 по витс сигнал с амплитудой, равной той , что и у импульсного отклика h2 и.с . той же пол рностью, если бит данных a. прин л значение 1. На второй перемножитель этой же группы поступает бит данных з чейки с номером три т-разр дного регистра 1 сдвига, а также импульсный ртлик h из коррел тора 4, подключенного к четвертому отводу т разр дного регистра 1 сдвига. Соответственно на перемножитель с номером п-1 этой же группы поступают сигналы бита данных а ) и импульсного отклика hjj.
Claims (2)
- Результаты перемножени в блоке вычислени коэффициентов 5 поступают на соответствующие входы блока сумматоров 13,На вторые входы перемножителей блока умножителей 16 поступают биты данных, принимающих значение 1 или О из второго блока сравнени 19. Сигналы на выходах перемножителей блока умножителей I6 будут измен ть знак под их воздействием. Второй . блок сравнени 19 содержит п + 1 идентичную схему сложени по модулю 2, причем на все первые входы этих схем подаетс одновременно бит данных о знаке импульсного отклика h , полученного йэ текущего значени бита данных в первом отводе т-раз- р дного регистра 1 сдвига. Бит данных о знаке h, вырабатываетс одной из идентичных схем определени знака в блоке оценки знака 15. Схема определени знака вырабатывает бинарную I, если h имеет положительный знак,, и О, если сигнал импульс ного отклика h имеет отрицательное значение, т.е. реализует известную функцию М, sign h О, h О Аналогично работают остальные схемы определени знака в блоке оцен ки знака 15, на входы которых с выходов коррел торов 4 подаютс соотве ственно h, , hj, .,.,h,j импульсные отклики . Выходы блока оценки знака 15 с номерами 1-п подключены к вторым вхо дам соответствующих сумматоров по модулю 2 блока сравнени 19, которые своими выходами соединены со вторыми входами перемножителей блока умножителей 16, сигналы на выходах которьк несут информацию об амплитуде и знаке мешающих хвостов искаженного канале рабочего сигнала. Поскольку процесс приема сигнала в услови х межсимвольной интерференции сопровож даетс динамическим изменением количества лучей и их амплитуд в услови частотно-временного рассе ни сигнала , форма импульсной характеристики измен етс во времени, отража .динамику отдельных зхо-сигналов. При зтом возможны случаи, когда кoмплekc ные .огибающие, например, двух лучей в результате интерференции временно уничтожаютс , хот за пределами интервала посылки в области ее фронтов имеют место переходные процессы с большой энергией. В следующий момент времени произойдет перераспределение энергии между лучами - основной луч будет подвержен замирани мj но в то же врем резко увеличитс опережа,ю- щии или наоборот - запаздывающий луч. Колеблющиес отсчеты комплексной огибающей полной реакции канала на рабочий сигнал служат исходным материалом дл выработки данных по всем лучам одновременно. Решение о переходе на лучи с большей энергетикой при одновременном отслеживании основного, запоминающего луча осуществл етс в первом блоке сравнени 18, по командам которого управл ютс ключи в блоке ключей 17, подающие сигналы дополнительной коррекции на соответствующие первые входы блока цифрового рещени
- 2. Б канале часто создаетс така ситуаци , когда мешающие лучи по энергетике превосход т основной луч, и тогда их реакци будет немедленно учтена данным устройством без потери синхронизма. Например, если мешающих лучей несколько и все они превосход т по эиерге тике основной луч, устройство учитывает их суммарное воздействие, поскольку одновременно срабатывают несколько ключей блока ключей 17, и на второй сумматор 6 будут поданы отсчеты амплитуды сигналов дополнительной коррекции с учетом их знака. Таким образом, работой блока ключей 20 и первого блока сравнени 18 исключаетс возможность одновременного включени всех выходов блока сумматоров 13 на вход второго сумматора 6 при глубоких замирани х основного луча, так как будет превосходить поочередное подключение одного за другим или группы выходов блока 13 сумматоров. на вход второго сумматора 6. При этом лучи с малой мощностью и большим преддействием из процесса суммировани в сумматоре 6 будут исключены, тем самым мешающее воздействие суммарного преддействи будет минимальным, а значит, уменьшаетс межсимвольна интерференци и повышаетс помехоустойчивость приема дискретной информации. Формула изобретени Нелинейный корректор многолучевого сигнала по авт. ев, № 1146808, отличающийс тем, что, с целью повышени помехоустойчивости приема вонего введен второй блок ключей, входы которого соединены с7 ,П970968соответйтвующими выходами блока оцен блока сравнени , выходы которого кн модул , а выходы подключены к со- подключены к соответствующим управответствующим вторым входам первого л ющим входам второго блока ключей.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843791162A SU1197096A2 (ru) | 1984-09-13 | 1984-09-13 | Нелинейный корректор многолучевого сигнала |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843791162A SU1197096A2 (ru) | 1984-09-13 | 1984-09-13 | Нелинейный корректор многолучевого сигнала |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1146808 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1197096A2 true SU1197096A2 (ru) | 1985-12-07 |
Family
ID=21138683
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843791162A SU1197096A2 (ru) | 1984-09-13 | 1984-09-13 | Нелинейный корректор многолучевого сигнала |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1197096A2 (ru) |
-
1984
- 1984-09-13 SU SU843791162A patent/SU1197096A2/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1146808, кл. Н 04 В 3/04, 1983. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3524169A (en) | Impulse response correction system | |
US3614623A (en) | Adaptive system for correction of distortion of signals in transmission of digital data | |
US4621172A (en) | Fast convergence method and system for echo canceller | |
EP0023056B1 (en) | Arrangement having a non-recursive filter | |
US4730343A (en) | Decision feedback equalizer with a pattern detector | |
GB1228714A (ru) | ||
JPH04351136A (ja) | 適応型最尤系列推定装置 | |
GB2164827A (en) | Method of cancelling echoes in full-duplex data transmission system | |
JPS6210932A (ja) | 複数の掛算累積デバイスを利用する適応等化器 | |
Schalkwijk | Center-of-gravity information feedback | |
US7206365B2 (en) | Decision sequence generating method and associated receiver with a decision feedback equalizer | |
US4438521A (en) | Automatically adaptive transversal filter | |
SU1197096A2 (ru) | Нелинейный корректор многолучевого сигнала | |
SU1146808A1 (ru) | Нелинейный корректор многолучевого сигнала | |
JPH0616580B2 (ja) | 双方向デイジタル伝送システム用エコ−・キヤンセラ | |
JPH0310425A (ja) | トランスバーサルフィルタ制御回路 | |
US5022074A (en) | Digital echo suppressor | |
RU2267230C1 (ru) | Цифровое устройство для демодуляции дискретных сигналов в многолучевом канале связи | |
SU1515386A2 (ru) | Устройство дл демодул ции двоичных сигналов | |
RU2097921C1 (ru) | Устройство компенсации помех | |
RU1818694C (ru) | Эхокомпенсатор | |
SU1210225A1 (ru) | Линейное устройство коррекции межсимвольной интерференции | |
SU1146827A2 (ru) | Устройство дл демодул ции двоичных сигналов | |
EP0453201A1 (en) | Control for adaptive equalizer | |
SU1474859A1 (ru) | Устройство дл передачи дискретных сигналов в многолучевом канале св зи |