SU1196787A2 - Apparatus for quantizing regulation - Google Patents

Apparatus for quantizing regulation Download PDF

Info

Publication number
SU1196787A2
SU1196787A2 SU843807446A SU3807446A SU1196787A2 SU 1196787 A2 SU1196787 A2 SU 1196787A2 SU 843807446 A SU843807446 A SU 843807446A SU 3807446 A SU3807446 A SU 3807446A SU 1196787 A2 SU1196787 A2 SU 1196787A2
Authority
SU
USSR - Soviet Union
Prior art keywords
circuit
resolution
threshold
state
output
Prior art date
Application number
SU843807446A
Other languages
Russian (ru)
Inventor
Лев Марткович Кашницкий
Юрий Алексеевич Корнеев
Константин Яковлевич Сонин
Original Assignee
Предприятие П/Я В-2749
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2749 filed Critical Предприятие П/Я В-2749
Priority to SU843807446A priority Critical patent/SU1196787A2/en
Application granted granted Critical
Publication of SU1196787A2 publication Critical patent/SU1196787A2/en

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

Изобретение относитс  к радиотехнике . Изобретение позвол ет увеличить стабилизацию уровн  ложных тревог. Аддитивна  смесь сигнала и шума поступает на квантизатор 1. В зависимости от того превысит или не превысит выброс смеси порог, на суммирующий или, через пересчетную схему 5, на вычитающий входы реверсивного счетчика 2 поступают кмпульсы . Содержимое реверсивного счетчика 2 в виде порогового напр жени  записываетс  в последних  чейках регистров 8 сдвига (PC) блока 4 пам ти (БП). Число разр дов PC 8 равно числу элементов дальности. По синхроимпульсам синхронизатора 6 информаци  с БП 4 в параллельном коде поступает на преобразователь 3 код - напр жение и установочные входы реверсивного счётчика 2 дл  записи в нем нового числа. Напр  § жение с выхода преобразовател  3 код - напр жение поступает на пороговый вход квантизатора 1.The invention relates to radio engineering. The invention makes it possible to increase the stabilization level of false alarms. An additive mixture of signal and noise enters the quantizer 1. Depending on whether the threshold emission exceeds or does not exceed the emission, either the sum pulses are sent to the subtracting inputs of the reversing counter 2 or to the subtracting inputs of the reversing counter 2. The contents of the reversible counter 2 in the form of a threshold voltage are recorded in the last cells of the shift registers 8 (PC) of the memory block 4 (PSU). The number of bits of the PC 8 is equal to the number of range elements. Synchronizer sync 6 receives information from BP 4 in parallel code to the converter 3 code — the voltage and the installation inputs of the reversible counter 2 for recording a new number in it. Voltage § from the output of the converter 3 code - the voltage goes to the threshold input of quantizer 1.

Description

В квантизаторе компаратор 10 сравнивает входной процесс дл  каждого элемента разрешени  по дальности с соответствующим пороговым уровнем, сформированным за предыдущие периоды излучени  радиолокационной станции . С инверсного выхода квантизатора 1 поступают импульсы на пере- счетную схему 5. Значение пересчетной схемы записываетс  в дополнительный БП 7. В случае переполнени  Ьересчетной схемы 5 ее состо ние становитс  равным нулю, а импульс переполнени  поступает на вход вычитани  реверсивного счетчика 2 дл  снюкени  порога квантовани . По синхроимпульсам синхронизатора 6 с PC 9 дополнительного БП 7 на установочные входы пересчетной схемы 5 поспоступает значение состо ни  дл  соответствующего элемента разрешени , которое было в предыдущем зондировании .. В следующем элементе разрешени  по дальности регулирование уровн  квантовани  повтор етс . 2 ил.In the quantizer, the comparator 10 compares the input process for each element of the range resolution with the corresponding threshold level formed over previous periods of radar emission. The inverse output of quantizer 1 receives pulses on the counting circuit 5. The value of the counting circuit is written to the additional PD 7. In case of overflow of the billing circuit 5, its state becomes equal to zero, and the overflow pulse goes to the input of the subtraction of the reverse counter 2 to remove the quantization threshold . Synchronizer sync 6 with PC 9 of additional BP 7 receives the status value for the corresponding resolution element that was in the previous sounding at the installation inputs of the scaling circuit 5. In the next resolution element, the quantization level control is repeated. 2 Il.

Изобретение относитс  к радиотехнике и  вл етс  усовершенствованием технического решени  по авт.св №. 535740.The invention relates to radio engineering and is an improvement of the technical solution according to aut. 535740.

Цель изобретени  - увеличение стабилизации уровн  ложных тревог.The purpose of the invention is to increase the stabilization level of false alarms.

На фиг. 1 приведена структурна  электрическа  схема предлагаемого устройства; на фиг. 2 - пример выполнени  квантизатора.FIG. 1 shows the structural electrical circuit of the proposed device; in fig. 2 is an example of a quantizer.

.Устройство регулировани  уровн  квантовани  содержит квантизатор 1, реверсивный счетчик 2, преобразователь 3 код - напр жение, блок 4 памти (БП), пересчетную схему 5, синхронизатор 6 и дополнительный блок пам ти; БП 4 содержит N регистров сдвига (PC), а дополнительный БП 7 М PC 9, Квантизатор 1 содержит компаратор 10 и элемент И 11.The quantizing level adjusting device includes a quantizer 1, a reversible counter 2, a code 3 voltage converter, a memory block 4, a counting circuit 5, a synchronizer 6, and an additional memory block; BP 4 contains N shift registers (PC), and additional BP 7 M PC 9, Quantizer 1 contains a comparator 10 and the element 11.

Предлагаемое устройство работает следуюпдам образом.The proposed device works in the following way.

Каждьй выброс аддитивной смеси сигнала и шума, поступающей на сигнальный вход компаратора 10 квантизатора 1,превысивший порог компаратора 10, добавл ет единицу к .содержимому реверсивного счетчика 2 В данном элементе дальности. Когда же выброс смеси не превысит порог, то с инверсного выхода квантизатора 1 единица через пересчетную схему 5 поступает на вход вычитани  реверсивного счетчика 2, тем самым понижа  пороговое напр жение.Each ejection of an additive mixture of signal and noise at the signal input of the comparator 10 of quantizer 1, which exceeds the threshold of the comparator 10, adds one to the content of the reversing counter 2 in this range element. When the ejection of the mixture does not exceed the threshold, then from the inverse output of the quantizer 1, the unit through the counting circuit 5 enters the subtraction input of the reversible counter 2, thereby lowering the threshold voltage.

В момент времени, соответствующий началу первого элемента разрешени  по дальности, синхроимпульсы с второго выхода синхронизатора 6 поступают.на управл ющие входы N PC 8 БП 4, при этом информаци  вAt the moment of time corresponding to the beginning of the first element of the resolution in range, the clock pulses from the second output of synchronizer 6 are fed to the control inputs N PC 8 BP 4, while the information in

5 PC 8 сдвигаетс , а в. их последних  чейках записываетс  число, соответствующее пороговому уровню, выработанному дл  первого элемента разрешени  по дальности за вс.е предыдущие периоды повторени  зондирую .щих импульсов радиолокационной станции (РЛС на фиг. 1 не показана).5, the PC 8 is shifted, and c. their last cells record the number corresponding to the threshold level worked out for the first element of the range resolution for all previous periods of repetition of the sounding pulses of the radar station (the radar is not shown in Fig. 1).

С выходов PC 8, число разр дов R в каждом из которых равно числу элементов дальности в одном периоде зондировани , это число в параллельном двоичном коде подаетс  на входы преобразовател  3 код - напр жение и установочные входы реверсивного счетчика 2, при этом происходит запись нового числа в реверсивный счетчик 2. На выходе преобразовател  3 код - напр жение формируетс  напр жение, поступающееFrom the outputs of PC 8, the number of bits R in each of which is equal to the number of elements of the range in one period of sounding, this number in the parallel binary code is fed to the inputs of the converter 3, the voltage code and the installation inputs of the reversible counter 2, and the new number is recorded into the reversible counter 2. At the output of the converter 3 code - voltage, a voltage is generated, the incoming

5 на первый (пороговый) вход квантизатора 1. В течение первого элемент разрешени  по дальности реализаци  входного процесса, поступающа  на сигнальный вхЮд компаратора 10 квантизатора 1, сравниваетс с пороговым уровнем, поступающим с выхода преобразовател  3 код - напр жение и сбзоомированным дл  данного элемента разрешени  по дальности за предыдущие периоды излучени  РЛС.5 to the first (threshold) input of quantizer 1. During the first element of the range resolution, the implementation of the input process to the signal input of the comparator 10 of quantizer 1 is compared with the threshold level received from the output of the converter 3 code-voltage and correlated for this resolution element in range over previous periods of radar emission.

Claims (2)

С выходов М PC 9 дополнительного БП 7 (также имеющих разр дность R) состо ни  пересчетной схемы 5, в параллельном коде поступает двоичное число на установочные входы пересчетной схемы 5. Тем самым пересчетна  схема 5 устанавливаетс  в состо ние, которое бьшо у нее в первом элементе разрешени  по дальности в предыдущем зо.ндировании Если в первом элементе разрешени  по дальности порог превышен входным сигналом, то импульс с пр мого выхода квантизатора 1 поступает на вход сложени  реверсивного счетчика From the M PC 9 outputs of the additional PSU 7 (also having a width R) of the state of the counting circuit 5, in the parallel code a binary number arrives at the installation inputs of the counting circuit 5. Thereby, the counting circuit 5 is set to the state that it had element of the range resolution in the previous spinning. If the threshold element in the first resolution resolution threshold is exceeded by the input signal, the pulse from the direct output of quantizer 1 is fed to the input of the addition of the reversible counter 2. Если же в первом элементе разрешени  по дальности порог не был превышен, с инверсного выхода квантизатора 1 импульс поступает на вход пересчетной схемы 5. Если с поступлением этого импуль са пересчетна  схема 5 переполн етс , ее состо ние становитс  равным нулю, с выхода пересчетной схемы 5 импульс поступает на вход вычитани  реверсивного счетчика 2, что приводит к понижению порога квантовани  в данном элементе разрешени  по дальности. Новое (в данном случае нулевое) состо ние записываетс  в дополнительный БП 7 состо ни  пересчетной схемы 5, Сигна/гьныа влод -, - у- Т Т Первый блод Вт --I- 74 Если с поступлением импульса с инверсного, выхода квантизатора 1 пересчетна  схема 5 не переполнилась , на ее выходе сигнала, не будет. Новое, увеличенное на единицу, состо ние пересчетной схемы 5 записываетс  в дополнительный БП 7 состо ни  пересчетной схемы 5. В следующем элементе разрешени  по дальности регулирование уровн  квантовани  повтор етс . Сравнительный-анализ показал, что использование предлагаемого устройства обеспечивает большую стабильность уровн  ложных тревог, чем известное. Формула изобретени  Устройство регулировани  уровн  квантовани  по авт. св. № 535740, отличающеес  тем, что, с целью увеличени  стабилизации уровн  ложных тревог . введен дополнительный блок пам ти, входы и выходы которого соединены соответственно с разр дными выходами и установочными входами перёсчетной схемы , а второй выход синхронизатора соединен с управл ющим входом дополнительного блока пам ти. мой fft,/xod оь/лоа версный Sbtxod од /п гиг. 22. If, in the first resolution resolution element, the threshold was not exceeded, from the inverse output of the quantizer 1 a pulse arrives at the input of the scaling circuit 5. If the scattering circuit 5 overflows with the arrival of this pulse, its state becomes zero, from the scaling output circuit 5, the pulse is fed to the input of the subtraction of the reversible counter 2, which leads to a lowering of the quantization threshold in this element of the resolution in range. A new (in this case, zero) state is written into the additional power unit 7 of the state of the scaling circuit 5, Signal / gdya vlod -, - y- T T First blot W - I- 74 If with the arrival of a pulse from the inverse, the output of the quantizer 1 is scaled circuit 5 is not overflowed, there will be no signal at its output. The new, increased by one, state of the scaling circuit 5 is recorded in the additional PD 7 of the state of the scaling circuit 5. In the next element of the range resolution, the quantization level control is repeated. Comparative analysis has shown that the use of the proposed device provides greater stability of the level of false alarms than is known. The invention The device control level quantization auth. St. No. 535740, characterized in that, in order to increase the stabilization level of false alarms. an additional memory block is introduced, the inputs and outputs of which are connected respectively to the bit outputs and the installation inputs of the counting circuit, and the second output of the synchronizer is connected to the control input of the additional memory block. my fft, / xod o / lobny Sbtxod od / n gig. 2
SU843807446A 1984-10-31 1984-10-31 Apparatus for quantizing regulation SU1196787A2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843807446A SU1196787A2 (en) 1984-10-31 1984-10-31 Apparatus for quantizing regulation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843807446A SU1196787A2 (en) 1984-10-31 1984-10-31 Apparatus for quantizing regulation

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU535740 Addition

Publications (1)

Publication Number Publication Date
SU1196787A2 true SU1196787A2 (en) 1985-12-07

Family

ID=21144883

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843807446A SU1196787A2 (en) 1984-10-31 1984-10-31 Apparatus for quantizing regulation

Country Status (1)

Country Link
SU (1) SU1196787A2 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 535740, кл, Н 04 В 1/10, 1974. *

Similar Documents

Publication Publication Date Title
US4241445A (en) Method and apparatus for counting transmission errors in a digital microwave link
EP0094976B1 (en) Logic analyzer
SU1196787A2 (en) Apparatus for quantizing regulation
GB1439579A (en) Digital speech detector
US4507792A (en) PCM Encoder conformable to the A-law
US4090133A (en) Digital time interval sensor using a free running counter and a cycle counter with only the latter being reset at each event
CA2410422A1 (en) Method and apparatus of producing a digital depiction of a signal
SU1508350A2 (en) Delta-modulator
ES475088A1 (en) Decoder for binary coded data
SU1372591A1 (en) Device for controlled delay of pulsed signal
SU484648A1 (en) The device to stabilize the average frequency of noise emissions above the threshold level
JPS6142895B2 (en)
SU785897A1 (en) Associative storage
SU1587578A1 (en) Device for digital magnetic recording of information
SU1197088A1 (en) Delta coder
SU1140251A1 (en) Device for stabilizing average frequency of noise spikes
SU1068851A1 (en) Amplitude-time quantizer having adjustable threshold
SU1338080A2 (en) Device for regenerating telegrapf pulses
SU1048490A1 (en) Logarithmic generator
SU1102031A1 (en) Analog-to-digital servo converter
SU1372605A1 (en) Multichannel device for signal detection
SU640627A1 (en) Coding device
SU999152A1 (en) Pulse-time code decoder
SU1192120A1 (en) Pulse sequence generator
SU1056227A1 (en) Analog-digital integrator