SU1187146A2 - Устройство дл коррекции числа импульсов по входному параметру - Google Patents

Abstract

1. УСТРОЙСТВО ДЛЯ КОРРЕКЦИИ ЧИСЛА ИМПУЛЬСОВ ПО ВХОДНОМУ ПАРАМЕТРУ по авт.рв. № 334544, отличающеес  тем, .что, с целью повышени  точности коррекции числа импульсов по входному параметру, в него дополнительно введены последовательно соединенные второй преобразователь единичного импульса в серию и второй делитель с регулируемым коэффициентом делени , подключенный выходом к третьему входу блока вычитани , причем первый вход второго преобразовател  единичного импульса в серию соединен с выходом датчика параметра,а второй вход с выходом первого делител  с регулируемым коэффициентом делени . 2. Устройство по П.1, о т л ичающеес  тем, что каждый преобразователь единичного импульса в серию содержит мультивибратор, п ть элементов И, три счетчика, два дешифратора, два триггера, элемент НЕ, блок совпадени  и блок пе-.реключателей, причем выход мультивибратора подключен к первому входу первого элемента И, выход которого соединен со счетным входом первого счетчика, информационный вход первого дешифратора св зан с информационным выходом первого счетчика, а выход - с соединенными вместе сбросовым входом первого счетчика и первым входомпервого триггера, выход которого подкйючен к первому входу второго элемента И, выходом св занного с соединенными вместе вторым входом первого элемента И и первым входом третьего элемента И, второй вход которого  вл етс  первым входом преобразовател  единичного импульса в серию, выход элемента НЕ (Л подключен к второму входу второго элемента И,а вход соединен с вторым входом первого триггера и  вл етс  вторым входом преобразовател  единичного импульса в серию, первые входы четвертого и п того элементов И соединены вместе и подключены 00 к выходу третьего элемента И, вто рой счетчик подключен счетным входом к выходу четвертого элемента 4 И, а информационньм выходом - к ON информационному входу второго дешифратора выход которого св зан с соединенными вместе сбросовым входом второго счетчика и первым входом второго триггера, третий счетчик подключен счетным входом к выходу п того элемента И, а информационным выходом - к первому информационному входу блока совпадени , второй информационный вход которого подключен к информационному выходу блока переключателей, выход блока совпадени  св зан с соединенными вместе сбросовым входом третьего

Description

счетчика и вторым входом iвторого .триггера, инверсный выход которого coeAHHerf с вторым входом четвертого элемента И, а пр мой выход с вторым входом п того элемента И, выход которог о  вл етс  выходом преобразовател  единичного импульса в серию,

3.Устройство по П.1, от л ичающеес  тем, что каждый делитель с регулируемым коэффициентом делени  содержит счетчик, счетный вход которого  вл етс  входом делител  с регулируемым коэффициентом делени , блок переключателей и блок совпадени , первый информа- ционный вход которого подключен

к информационному выходу счетчика, второй информационньй вход - к информационному вьпсоду блока переключателей , а выход соединен со сбросовым входом счетчика и  вл етс  выходом делител  с регулируемым коэффициентом делени .

4.Устройство по П.1, отличающеес  тем, что блок вычитани  содержит два инвертора, два триггера, элемент И-НЕ и элемент И, выход которого  вл етс  выходом блока вычитани , выход первого инвертора подключен к первому входу первого триггера, инверс ый выход которого подключен

к первому входу элемента И-НЕ, второй вход которого соединен с входом первого инвертора и  вл етс  первым входом блока вычитани  , второй вход первого триггера  вл етс  вторым входом блока вычитани , выход элемента И-НЕ соединен с первым входом второго триггера, второй вход которого  вл етс  третьим входом блока вычитани , инверсный выход второго триггера подключен к первому входу элемента И, выход элемента И-НЕ через второй

инвертор св зан с вторым элементом И, третьи входы первого и второго триггеров подключены к проводнику логического нул .

5.Устройство по п.2, о т л ичающеес  тем, что каждый дешифратор преобразовател  единичного импульса в серий содержит элемент И, входы которого образуют информационный вход дешифратора,

а выход элемента И  вл етс  выходом дешифратора.

6.Устройство по пп. 2 и 3, отличающеес  тем, что блок совпадени  каждого преобразовател  единичного импульса в серию и каждого делител  с регулируемым коэффициентом делени  содержит р д элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, р д инверторов, элемент И и две информационные шины, причем первые входы .каждого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ

образуют первую информационную шину, .котора  св зана с первым информационным входом блока совпадени , вторые I входы каждого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ образуют вторую информационную ш ну, котора  св зана с вторым информационным входом блока совпадени , выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ через соответствующие инверторы подключены к соответствующим входам элемента И,, выход которого  вл етс  выходом блока.совпадени .

7.Устройство по пп. 2 и 3, отличающеес  тем, что блок переключателей содержит р д переключателей,имеющих по три клеммы каждый,. первые клеммы переключателей подключены к информационному выходу блока переключателей,соединенные вместе вторые клеммы переключателей подключены к проводнику логической единццы а соединенные вместе, третьи клеммы переключателей подключены к проводнику логического нул .

1

Изобретение относитс  к средствам автоматизации, вычислительной и и мерительной технике и может использоватьс  в системах автомати

iecKoro контрол  и измерени  расхода нефти, нефтепродуктов, сжиженных газов и газовых конденсатов ,а также в цифровых системах контрол  и управлени ,

3

Цель изобретени  - повышение точности корректировки числа импульсов по входному параметру.

На фиг.1 приведена структурна 

схема предлагаемого устройста; на фиг.2 - структурна  схема дешифратора преобразователей единичного импульса в серию; на фиг. 3 - структурна  схема блока совпадени  и блока переключателей преобразователей единичного импульса в серию и делителей с регулируемым коэффициентом делени ; на фиг.4 - временные диаграммы формировани  импульсных последовательностей N и Мр; на фиг.5 - временные диаграммы работы блока вычитани .

Устройство состоит из блока 1 вычитани , первого преобразовател  2 единичного импульса в серию, датчика 3 параметра, первого делител  4 с регулируемьм коэффициентом делени , второго преобразовател  5 единичного импульса в серию и второго делител  6 с регулируемым коэффициентом делени . Первый вход .блока 1 вычитани   вл етс  входом устройства, а его выход - выходЪм устройства. Датчик 3 параметра, первый преобразователь 2 единичного импульса в серию и первьй делитель 4 с регулируемым коэффициентом делени  соединены последовательно. Первый делитель 4 с регулируемым коэффициентом делени  подключен выходом к второму входу блока 1 вычитани , выход которого св зан с вторым входом первого преобразовател  2 единичного импульса в серию.

Второй преобразователь 5 единичного импульса в серию соединен выходом с входом второго делител  6 с регулируемым коэффициентом делени , выход которого подключен к третьему входу блока 1 вычитани . Второй преобразователь 5 единичного импульса в серию входом подключен к выходу датчика 3 параметра, а вторым входом - к выходу первого делитл  4 с регулируемым коэффициентом делени .

Первый преобразователь 2 -единичного импульса в серию содержит мультивибратор 7, первый, второй, третий , четвертый, п тый элементы И 8 - 12, первый, второй, третий счетчики 13 - 15, первый и второй деишфраторы 16 и 17, первый и второ

71464

триггеры 18 и 19, элемент НЕ 20, блок 21 совпадени  и блок 22 переключателей , причем выход мультивибратора 7 подключен к первому входу 5 первого элемента И 8, выход которого- соединен с счетным входом первого счетчика 13, информационный вход первого дешифратора 16 св зан с информационным выходом первого

10 счетчика 13, а выход - с соединенными вместе сбросовым входом первого счетчика 13 и первым входом первого триггера 18, выход которого подключен к первому входу

f5 второго элемента И 9, выходом св занного с соединенными вместе вторым входом первого элемента И 8 и первым входом третьего элемента И 10. Второй вход третьего элемента И 10  вл етс  первым входом преобразовател  2 единичного импульса в серию.

Выход элемента НЕ 20 подключен к второму входу второго элемента И 9, а вход соединен с вторым входом первого триггера 18 и  вл етс  вторым входом преобразовател  2 единичного импульса в серию. Первые входы четвертого и п того элементов И 11

и 12 соединены вместе и подключены к выходу третьего элемента И 10. Второй счетчик 14 подключен счетным входом к выходу четвертого элемента И 11, а информационным выходом - к информационному входу

второго дешифратора 17, выход которого св зан с соединенными вместе сбросовым входом второго счетчика 14 и . первым входом второго триггера 19.

Третий счетчик 15 подключен счетным входом к выходу п того элемента И 12, а информационным выходом - к первому информационному входу блока 21 совпадени , второй информационный

вход которого подключен, к информационному выходу блока 22 переключателей. Выход блока 21 совпадени  св зан с соединенными вместе сбросовым входом третьего счетчика 15 и вторым

входом второго триггера 19, инверсный выход которого соединен с вторым входом четвертого элемента И 11, а пр мой выход - с вторым входом п того элемента И 12, выход которого

 вл етс  выходом преобразовател  2 единичного импульса в серию.

Второй преобразователь 5 единичного импульса в серию выполнен аналогично преобразователю 2 единичног импульса в серию и содержит мультивибратор 23, первый, второй, третий четвертый, п тый эльменты И 24 - 28 первый, второй, третий счетчики 2931 , первый и второй дешифраторы 32 и 33, первый и второй триггеры 34 и 35, элемент НЕ 36, блок 37 совпадени  и блок 38 переключателей. Первый делитель 4 с регулируемым коэффицентом делени  содержит счетчик 39, счетный вход которого  вл етс  входом делител  4 с регулируемым коэффициентом делени , блок 40 переключателей и блок 41 совпадени , первый информационный вход которого подключен к информационному выходу счетчика 39, второй информационный вход - к информационному выходу блока 40 переключателей, а выход соединен с сбросовым входом счетчика 39 и  вл етс  выходом делител  4 с регулируемым коэффициентом делени .

Второй делитель 6 с регулируемьгм коэффициентом делени  выполнен анало-гично первому делителю 4 с регулируемым коэффициентом делени  и содержит счетчик 42, блок 43 переключателей и блок 44 совпадени .

Блок 1 вычитани  содержит первый и второй инверторы 45 и 46 первый и второй триггеры 47 и 48, элемент И-НЕ 49 и элемент И 30, выход которого  вл етс  выходом блока 1 вычитани , выход первого инвертора 45 подключен к первому входу первого триггера 47, инверсный выход которого подключен к входу элемента ИНЕ 49, второй вход которого соединен с входом первого инвертора 45 и  вл етс  первым входом блока 1 вычитани , второй вход первого триггера 47  вл етс  входом блока 1 вычитани . Выход элемента И-НЕ 49 соединен с первым входом второго триггера 48, второй вход которого  вл етс  третьим входом блока 1 вычитани . Инверсный выход второго триггера 48 подключен к первому входу элемента И 50,.выход элемента И-НЕ 49 через второй инвертор 46 св эан с вторым входом элемента И 50. Третьи входы первого и второго триггеров .47 и 48 подключены к проводнику логического нул .

Первый дешифратор 16 первого преобразовател  2 единичного импуль

са в серию содержит элемент И 51, входы которого образуют информационный вход первого дешифратора 16, а

5 выход элемента И 51  вл етс  выходом первого дешифратора 16. Второй дешифратор 17 первого преобразовател  2 единичного импульса в серию, а также первый дешифратор 32 и второй дешифратор 33 второго преобразовател  5 единичного импульса в серию выполнены. аналогично первому дешифратору 16 первого преобразовател  2 единичного импульса в серию.

5 Блок 21 совпадени  первого преобразовател  2 единичного импульса в серию содержит р д элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 52, р д инверторов 53, элемент И 54, первую и вторую

0 информационные шины 55 и 56, при этом первые входы каждого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 52 образуют первую информационную шину 55, котора  св зана с первым информационным

5. входом блока 21 совпадени . Вторые входы каждого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ образуют вторую информационную шину 56, котора  св зана с вторым информационным входом блока 21 совпадени . Выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ через р д инверторов 53 подключены к соответствующим входам элемента И 54, выход которого  вл етс  выходом блока 21 совпадени .

Блок 37 совпадени  второго преобразовател  5 единичного импульса в серию, а также блоки 41 и 44 совпадени  делителей 4 и 6 с регулируемым коэффициентом делени  выполнены аналогично блоку 21 совпадени  первого преобразовател  2 единичного импульса в серию. Блок 22 переключателей преобразовател  2 единичного - импульса в серию содержит р д переключателей 57, имеющих по три клеммы каждый, первые клеммы переключателей 57 подключены к информационному в 1ходу блока 22 переключателей, соединенные вместе вторые клеммы переключателей 57 подключены к проводнику логической единицы, а соединенные вместе третьи клеммы переключателей 57 подключены к проводнику логического нул . Каждый переключатель 57 имеет два рабочих положени , в одном из которых замкнуты перва  и втора  клеммы, а в другом - перва  и треть  клеммы. Блок 71 38 переключателей второго преобразовател  5 единичного импульса в серию, а также блоки 40 и 43 переклю чателей делителей 4 и 6 с регулируемым коэффициентом делени  выполнены аналогично блоку 22 переключателей первого преобразовател  2 единичного импульса в серию. Устройство работает следующим образом . Входна  импульсна  последовательность Мд поступает на первый вход блока 1 вычитани  и проходит через него на выход устройства без изменений до тех пор, пока на втором и третьем входах блока 1 вычитани  отсутствуют импульсы. На первый вход первого преобразовател  2 единичного импульса в серию поступает частотный сигнал F с выхода датчика 3 параметра, пропорциональный параметру t : F п,. t, где п. - коэф.ициент передачи датчика 3 параметра. На второй вход первого преобразовател  2 единичного импульса в серию поступает выходна  импульсна  последовательность Ng с выхода блока 1 вычитани . Первы: преобразователь 2 единичного импульса в серию на кажды импульс, поступающий на его второй вход, пропускает на свой выход по п.2 F импульсов, поступающих на его первый вход. На его выходе по вл етс  импульсна  последовательность равна  NC N, F NB п, п t. Ne, . где Nj - посто нный коэффициент, оп дел емый конструктивными особенност  ми преобразовател  2. Принцип работы преобразовател  2 единичного импульса в серию состоит в следующем. По заднему фронту импульса поступающему на его второй вход, начинает формироватьс  импульс стандартно длительности Т... Из импульсной .Пос ледовательности F, поступающей на первый вход преобразовател  2 едини ного импульса в серию, формируетс  вспомогательна  последовательность f, состо ща  из пакетов импульсов, причем каждый пакет импульсов имеет общую длительность Т,, состоит из ,импульсов последовательности F и 68 начало каждого пакета импульсов соответствует окончанию каждого импульса последовательности, поступающей на второй вход первого преобразовател  2 единичного импульса в серию. Импульсна  последовательность f, делитс  на необходимый коэффициент (в общем случае имеющий целую и дробную части) и получанна  в результате делени  импульсна  последовательность NJ проходит на выход преобразовател  2 единичного импульса -в серию. Передним фронтом импульса последовательности Ng, поступающей на второй вход первого преобразовател  2 единичного импульса в серию, первый триггер 18 устанавливаетс  по второму входу (входу S) -в состо ние 1. Сигнал логической единицы с его пр мого выхода открывает второй элемент И 9 по первому входу. Импульсы последовательности Ng инвертируютс  элементом НЕ 20, Во врем  паузы последовательности N импульс с выхода элемента НЕ 20 проходит через открытый второй элемент И 9 на второй вход первого элемента И 8 и открывает его. В течение времени, когда первый элемент И 8 открыт импульсы опорной частоты .. от мультивибратора 7 проход т на счетный вход первого счетчика 13 и подсчитываютс  им. Когда число импульсов, подсчитанное первым счетчиком совпадет с числом, заданным первому дешифратору 16, последний выдаст сигнал логической един-ицы. Этот сигнал сбросит в ноль первый счетчик 13 по сбросовому входу и перзый триггер 18 по первому входу (входу R). При этом второй элемент И 9 закроетс . В результате работы рассмотренной части преобразовател  2 единичного импульса в серию на выходе второго элемента И 9 будет сформирован импульс, длительность которого Tj, равна: ь т, где h - число импульсов,отсчитанное первым счетчиком 13; Т 1/ff. - период следовани  импульсов опорной частоты от мультивибратора 7. Передний фронт импульса Т. соответствует заднему фронту импульса последовательности Kg. Длительность

Т., выбираетс  равной около 1/3 минимального периода следовани  импульсов входной импульсной последовательности Мд, Импульсы с длительностью Т, поступают с выхода второго элемента И 9 5 на первый вход третьего элемента И Ю и открывагот его.На второй вход этого элемента поступают импульсы последовательности F с первого входа первого преобразовател  2 единичного Ю импульса в серию.На выходе третьего элемента И 10 формируетс  импульсна  последовательность ff- , состо ща  из пакетов импульсов, причем каждый ,пакет во времени соответствует пер- 15 Boff трети паузы в последовательности ; д. средн   частота последовательности t равна: т TC-F. N.g %.n,t. Ng (4) Импульсы последовательности f, поступают на первые входы четвертого и п того элементов И 11 и 12, Второй триггер 19 находитс  при этом в исх ном нулевом состо нии. Сигналом, логи ческой единицы с его инверсного выхо открыт по второму входу четвертый элемент И 11, который пропускает импульсы последовательности f, на сч ный вход второго счетчика l4. Когда второй счетчик 14 отсчитает , импул сов, второй .дешифратор 17 сформирует На выходе сигнал логической единицы , который сбросит в ноль второй счетчик I4 и установит второй триггер 19 в состо ние 1 по первому входу (входу S). При этом четвертый элемент И 11 закроетс  по второму входу. Сигнал Логической единицы, снимаемый с пр мого выхода второго триггера 19, открывает п тый элемент И 15 по второму входу. Последу ощие импульсы последовательности f проход т на счетньй вход третьего счетчика 21 и подсчитываютс  им. Блоком 22 переключателей задаетс  двоичный код числа а. При достижении количеством импульсов, подсчитанным третьим счетчиком 15, величиныf 2, блок совпадени  21 сформирует сигнал логической единицы , который сбрасывает в ноль третий счетчик 15 и второй триггер 19 по второму входу (входу R). При этом п тый элемент И 12. закрываетс  по второму вхбду, а четвертый элемент И 11 открываетс  по второму вх

ду. Работа второй части преобразовател  2 единичного импульса в серию начинает повтор тьс .с выхода п того элемента И 12 импульсы проход т на выход преобразовател  2 единичного импульса в серию, образу  им-. пульсную последовательность N, котора  формируетс  из импульсной последовательности f так, что из каждых ( + Лг импульсов пох;ледовательности f последовательность N содержит й импульсов.. При этом частота импульсной -последовательности N равна:

it

N, ЧАЛ07 --, СоответствуюЕца:м: выбором значений Т., /Д, и i2 добиваютс  необходимого значени  п, Принцип работы первого дешифратора 16 состоит в следующем. К информационному входу первого дешифратора 1 б подгазючены выходы тех  чеек первого счетчика 13, которые соответствуют единицам двоичного кода дешифруемого числа h. Поскольку первый счетчик 13 начинает цикл своей работы из начального нулевого состо ни , то первое его состо ние, при котором на всех входах элемента И 51 первого дешифратора 16 будут присутствовать логические единицы, соответствует коду числа h. Последующий сброс первого счетчика 13 исключает ошибочные срабатывани  первого дешифратора 16. Принцип работы второго дешифратора 17 аналогичен принципу работы первого дешифратора 16. Принцип работы блока 2.1 совпадени  состоит в следзжзщем. На первый и второ -информационные входы поступают двоичные коды с информационных выходов третьего счетчика 15 и блока 22 .переключателей, проход т по информационным шинам 55 и 56 и подаютс  на входы р да элементов ИС1Ш10ЧАЮЩЕЕ РШИ 52. Каждый элемент ИСКЛЮЧАЮЩЕЕ Ш1И соответствует одному разр ду числа Ag Когда значени  сигналов на входах отдельного элемента ИСКЛЮЧАЮЩЕЕ ИЛИ совпадают , па его выходе формируетс  сиг.-, нал логического нул  который инвертируетс  одним из элементов НЕ р да элементов НЕ 53. Сигнал логической единицы поступает с выхода элемента НЕ на один из входов элемента И 54, Присутствие сигналов логической единицы на всех входах элемента И 5 соответствует совпадению числа, под считанного третьим счетчиком 15, числу Д заданному блоком 22 переключателей . При этом на выходе элемента И 54 формируетс  сигнал логической единицы, который проходит на выход блока21 совпадени . Принцип работы блока 22 переключателей состоит в следующем. Р д переключателей 57 состоит из числа переключателей, равного разр дности числаJV Перевод  переключатели в первое или второе рабочее полохсение, задают в каждом разр де числа соответственно Импульсна  последовательность N. с выхода первого преобразовател  2 единичного импульса в серию поступаетНа вход первого делител  4 с регулируемым коэффициентом делени  и делитс  им на коэффициент делени  п задаваемый вручную. На выходе первого делител  4 с регу лируемым коэффициентом делени  полу чаетс  импульсна  последовательност Njj равна : iNc п Пг - t N п Принцип работы блоков 40 и 22 пе реключателей, а также блоков 41 и 21 совпадени  взаимно аналогичны. На первый вход второго преобразовател  5 единичного импульса в серию поступает частотный сигнал F с выхода датчика 3 -параметра, а (ria второй вход - импульсна  последовательность Мд с выхода первого делител  4 с регулируемым коэффициентом делени . Второй преобразователь 5 единичного импульса в серию пропускает на каждый импульс последовательности Nj, по импульсов от датчика 3 параметра. При этом на его выходе по вл етс  им- пульсна  последовательность Ng , равна : N,n,.F..N где . - посто нный коэффициент, определ емый конструктивными особенност ми преобразовател  5 Чаналогично коэффициенту п). Принцип работы второго преобразовател  5 единичного импульса в серию аналогичен принципу работы первого преобразовател  2 единичного импульса в серию. Различие их в работе состоит в том, что на его второй вход поступает импульсна  последовательность Np вместо последовательности Ng. При этом начало формировани  импульса стандартной длительности Т., совпадает с задним фронтом импульса последовательности NJJ. На выходе этого преобразовател  получают импульсную последовательность Ng , равную: м JT , .i . .1 x; r-i-Nn h4n,iN KtTvJ/V (.4Л,, , л; где tl - аналоги коэффициентов , и f соответственно дл  первого преобразовател  2. Импульсна  последовательность NP с выхода второго преобразовател  5 единичного в серию поступает на вход второго делител  6 с регулируемым коэффициентом делени  и делитс  им на коэффициент делени  п, задаваемый вручную. На выходе второго делител  6 с регулируемым коэффициентом делени  получают импульсную последовательность NP , равную: -i- - ,- . Принцип работы второго делител  6с регулируемым коэффициентом делени  аналогичен принципу работы первого делител  4 с регулируемым коэффициентом делени . Импульсы последовательностей Ыд, NJJ и Np.He совпадают во времени друг с другом при работе устройства (фиг.4). Импульсы последовательности Njj по существу  вл ютс  отдельными импульсами из пакета импульсов вспомогательной импульсной последовательности f первого преобразовател  2 единичного импульса в серию, а пакет импульсов f соответствует не более чем трети паузы импульсной последовательности Кд. Пакет импульсов вспомогательной импульсной последовательности f JJ. второго преобразовател  5 единичного импульса в серию соответствует началу паузы после формировани  импульса последовательности Njj и имеет длительность не более чем треть паузы импульсной последовательности Nд. В свою очередь импульсы последовательности NP  вл ютс  отдельными импульсами из пакета импульсов вспомогательной импульсной последовательности f . Таким образом, им пульсы последовательностей Нд , Np и Nft не совпадают между собой по времени. Блок 1 вычитани  осуществл ет вы читание импульсных последовательностей Njj и Np из входной импульсной последовательности Nд. Временны диаграммы, приведенные на фиг.5, соответствуют максимальной частоте Нд. При включении питани  устройства первый и второй триггеры 47 и 48 принудительно устанавливаютс  в исходное нулевое состо ние. (Цеп начальной установки триггеров 47 и 48 в исходное состо ние на фиг.1 не показана). Импульсна  последовательность Ыд инвертируетс  первым элементом НЕ 45 и передаетс  на первый вход (вход С) первого триггера 47. На третий вход (вход D) этого триггера посто нно подаетс  логический ноль При отсутствии импульсов последовательности NJJ на втором входе блок 1 Jычитaни  импульсы с выхода первого элемента НЕ 45 подтверждают нулевое состо ние первого триггера 47. Сигнал логической единицы с инверсного выхода первого триггера 47 открывает элемент И-НЕ 49 по пер вому входу. Импульсы последовательности Nft-поступают на второй вход элемента И-НЕ 49, инвертируютс  ими и поступают на первый вход (вход С второго триггера 48. На третий вход (вход D) второго триггера 48 посто нно подаетс  логический нол При отсутствии последовательности Np на третьем входе блока 1 вычитани  импульсы .. выхода элемента И-НЕ 49 подтверждают нулевоесосто ни второго триггера 48. Сигнал логичес кой единицы с инверсного выхода второго триггера 48 открывает элемент И 50 по первому входу. Импульсы псюледовательности Nj, проинвертировамные ранее с помощью элемента И-НЕ 49, инвертируютс  повторно 61 элементом НЕ 46 и проход т через элемент И 50 на выход блока 1 вычитани . Таким образом, при отсутствии импульсов на втором и третьем входах блока вычитани  импульсы входной последовательности проход т на его выход без изменений. При -поступлении импульса последовательности Nj) на второй вход блока 1 вычитани  первый триггер 47 устанавливаетс  в единицу по второму входу (входу S). В дальнейшем первый триггер 47 сбрасываетс  в ноль передним фронтом импульса, поступающего на его первый вход (этот фронт соответствует заднему фронту импульса последовательности Нд). На инверсном выходе первого триггера 47 в течение времени от переднего фронта импульса последовательности Мд до последующего заднего фронта импульса последовательности N будет логический ноль.Это приведет к тому,что на выходе элемента И-НЕ 49 во врем  существовани  импульса последовательности N не будет соответствующей паузы, а на выходе второго элемента ЙЕ 46 не будет соответствующего импуль са . Элемент И 50 будет открыт по первому входу, но на выход блока вычитани  импульс последовательности NflHe поступит. При по влении последующих импульсов на втором входе блока 1 вычитани  вычитание импульсов осуществл етс  аналогично. При поступлении импульса последовательности NP на третий вход блока 1 вычитани  второй триггер 48 устанавливаетс  в единицу по второму входу (входу S). В дальнейшем второй триггер 48 сбрасываетс  в ноль передним фронтой импульса, поступающего на его первый вход (этот фронт соответствует заднему фронту импульса последовательности разностной частоты Кд- NO выходе второго элемента НЕ 46). На инверсном выходе второго триггера 48 в течение времени от переднего фронта импульса последовательности NP до последующего заднего фронта импульса последовательности N( будет логический ноль. Это приведет к тому,что на это врем  закрыт элемент И 50 по первому входу и на выходе блока вычитани  не по витс  импульс последовательности N( .Таким I образом, на выходе блока 1 вычита5 , ни  формируетс  выходна  импульсна  последовательность N , равна : NB N. - Np N - NO - Np 1, -3 НВ-МА-ТЦ - ЧЦ : откуда I t.--i Если обозначить k.- - и - n 3 TO формула (12) будет иметь вид: в 1 + k, t + k,kjt Таким образом, предлагаемое устро ство реализует формулу, коэффициенты k. которой задаютс  независимо друг от друга путем необходимого вы бора коэффициентов п-. п, Пу соответственно. Точность коррекции числа импульсов по входному параметру можно дополнительно повышать. При этом необходимо в устройство дополнительно ввести преобразователи единичного импульса в серию и делители частоты с регулируемым коэффициентом делени  в количестве (п - 2), где n показатель степени переменного параметра . Каждый вводимый преобразователь единичного импульса в серию подключаетс  к выходу датчика параметра и выходу предьщущего делител  частоты с регулируемым коэффициентом делени , а выходом - к входу вводимого делител  с регулируемым коэффициентом делени , подключаемого выходом к новому входу блока вычитани  Таким же образом должны соедин тьс  последующие преобразователи единичного импульса в серию и делители с регулируемым коэффициентом делени . Использование новых блоков и их св зей в устройстве дл  коррекции чи ла импульсов по входному параметру позволит получить экономический 616 I эффект, в частности при измерении расхода сырого газового конденсата за счет повЕ 1шени  точности коррекции на 0,5 - 2,0%. Так, при транспортировке сырого газового конденсата по трубопроводам в результате падени  давлени  потока АР на гидравлических сопротивлени х происходит активное газовьщеление и поток приобретает двухфазную газожидкостную структуру. Общий объем конденсата возрастает, так как плотность образовавшейс  газовой фазы на пор док ниже плотности исходной жидкости. Измеренный расход такого двухфазного потока необходимо корректировать, умножа  на коэффициент k , который нелинейно убывает с увеличением перепада давлени  ЛР. Если аппроксимировать экспериментально полученные значени  коэффицента k уравнением вида 1 + k,&P (13) то при обработке данных методом наименьших квадратов получаем значение k| 0,1127776 (дл  интервала А 0 - 1,0 Ша), при котором максимальна  относительна  погрешность воспроизведени  формулой (13) зависимости k f ( .А Р) составл ет 2,62%. Если аппроксимировать те же значени  коэффицента k уравнением вида 1 + k,( ЛР)+ k, k2( АР) то по методу наименьших квадратЪв получаем значени  k 0,0030704, k5 A3,670726, при которых максимальна  относительна  погрешность , воспроизведени  формулой (14) зависимости k . (АР) составл ет 0,7%. ТакшТ образом формула (14) значительно-,точнее воспроизводит зависимость, f (А Р), поэтому она предпочтительнее дл  коррекции расхода газожидкостного потока сырого газового конденсата.

OmJl

«

-И

Фмг,2 От

К J3uW

А Я / W /

%г.5 15к

Claims (7)

1. УСТРОЙСТВО ДЛЯ КОРРЕКЦИИ ЧИСЛА ИМПУЛЬСОВ ПО ВХОДНОМУ ПАРАМЕТРУ по авт.рв.№ 334544, отличающееся тем, .что, с целью повышения точности коррекции числа импульсов по входному параметру, в него дополнительно введены последовательно соединенные второй преобразователь единичного импульса в серию и второй делитель с регулируемым коэффициентом деления, подключенный выходом к третьему входу блока вычитания, причем первый вход второго преобразователя единичного импульса в серию соединен с выходом датчика параметра,а второй вход - с выходом первого делителя с регулируемым коэффициентом деления.

2. Устройство по п.1, отличающееся тем, что каждый преобразователь единичного импульса в серию содержит мультивибратор, пять элементов И, три счетчика, два дешифратора, два триггера, элемент НЕ, блок совпадения и блок переключателей, причем выход мультивибратора подключен к первому входу первого элемента И, выход которого соединен со счетным входом первого счетчика, информационный вход первого дешифратора связан с информационным выходом первого счетчика, а выход - с соединенными вместе сбросовым входом первого счетчика и первым входом первого триггера, выход которого подключен к первому входу второго элемента И, выходом связанного с соединенными вместе вторым входом первого элемента И и первым входом третьего элемента И, второй вход которого является первым входом преобразователя единичного импульса в серию, выход элемента НЕ подключен к второму входу второго элемента И,а вход соединен с вторым входом первого триггера и является вторым входом преобразователя единичного импульса в серию, первые входы четвертого и пятого элементов И соединены вместе и подключены к выходу третьего элемента И, второй счетчик подключен счетным входом к выходу четвертого элемента И, а информационным выходом - к информационному входу второго дешифратора^выход которого связан с соединенными вместе сбросовым входом второго счетчика и первым входом второго триггера, третий счетчик подключен счетным входом к выходу пятого элемента И, а информационным выходом - к первому информационному входу блока совпадения, второй информационный вход которого подключен к информационному выходу блока переключателей, выход блока совпадения связан с соединенными вместе сбросовым входом третьего

SU an 1187146 счетчика и вторым входом jвторого триггера, инверсный выход которого соединен с вторым входом четвертого элемента И, а прямой выход с вторым входом пятого элемента И, выход которого является выходом преобразователя единичного импульса в серию. ' '

3. Устройство по п.1, от л ичающееся тем, что каждый делитель с регулируемым коэффициентом деления содержит счетчик, счетный вход которого является входом делителя с регулируемым коэффициентом деления, блок переключателей и блок совпадения, первый информационный вход которого подключен к информационному выходу счетчика, второй информационный вход - к информационному выходу блока переключателей, а выход соединен со сбросовым входом счетчика и является выходом делителя с регулируемым коэффициентом деления.

4. Устройство по п.1, отличающееся тем, что блок вычитания содержит, два инвертора, два триггера, элемент И-НЕ и элемент И, выход которого является выходом блока вычитания, выход первого инвертора подключен; к первому входу первого трйггера, инверсный выход которого подключен к первому входу элемента И-НЕ, второй вход которого соединен с входом первого инвертора и является первым входом блока вычитания¹, второй вход первого триггера является вторым входом блока вычитания, выход элемента И-НЕ соединен с первым входом второго триггера, второй ₍вход которого является третьим входом блока вычитания, инверсный выход второго триггера подключен к первому входу элемента И, выход элемента И-НЕ через второй инвертор связан с вторым элементом И, третьи входы первого и второго триггеров подключены к проводнику логического нуля.

5. Устройство по п.2, отличающееся тем, что каждый дешифратор преобразователя единичного импульса в серию содержит элемент И, входы которого образуют информационный вход дешифратора, а выход элемента И является выходом дешифратора.

6. Устройство по пп. 2 и 3, о тличающееся тем, что блок совладения каждого преобразователя единичного импульса в серию и каждого делителя с регулируемым коэффициентом деления содержит ряд элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, ряд инверторов, элемент И и две информационные шины, причем первые входы .каждого элемента ИСКЛЮЧАЮЩЕЕ ИЛЙ образуют первую информационную шину, .которая связана с первым информационным входом блока совпадения, вторые <входы каждого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ образуют вторую информационную ши·» ну, которая связана с вторым информационным входом блока совпадения, выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ через соответствующие инверторы подключены к соответствующим входам элемента И,»выход которого является выходом блока.совпадения.

7. Устройство по пп. 2 и 3, отличающееся тем, что блок переключателей содержит ряд переклю' чателей,имеющих по три клеммы каждый,.

первые клеммы переключателей подключены к информационному выходу блока переключателей,соединенные вместе вторые клеммы переключателей подключены к проводнику логической единицы, а соединенные вместе третьи клеммы переключателей' подключены к проводнику логического нуля.