RU1817037C - Фазометр - Google Patents

Abstract

Использование: изобретение относитс  к измерению электрических величин и может быть использовано дл  измерени  разности фаз двух высокочастотных и сверхвысокочастотных колебаний. Цель изобретени  -повышениеточности измере

Description

ел

с

00

4 О CJ Ч

ни  и быстродействи  фазометра. Сущность изобретени : фазометр содержит два коммутатора (1), фазорасщепитель (2), четыре сумматора (3) и детектора (4), аналого-циф- ровой преобразователь (5), четыре умножител  (6), блоки опорных коэффициентов (7), нормировки (8), формировател  оценки (9), определени  конца вычислени  (10), калибровки (11Д,. обнаружени  сигнала (12), определени  констант (13) и управлени  .(14). 1-2-3-4-5-6-8-9-10-14, 14-10, 14- 13, 14-9, 14-7-6, 14-11, 14-1, 4-12-14, 11-1, 14-1. При поступлении на входы фазометра через коммутаторы 1 двух колебаний с помощью фазорасщепител  происходит их разделение, получение фазовых сдвигов на 90°, суммирование, детектирование и преобразование проИзобретение относитс  к измерению электрических величин и предназначено дл  измерени  разности фаз двух высокочастотных и сверхвысокочастотных колебаний .

Цель изобретени  - повышение точности измерени  и одновременно быстродействи  фазометра.

Поставленна  цель достигаетс  введением в фазометр двух коммутаторов , установленных на его входах, ана- лого-цифрового преобразовател , четырех умножителей, блока определени  коэффициентов , блока нормировки, формировател  оценки, блока о.пределени  конца вычислени , блока калибровки, блоков обнаружени  сигнала,управлени  и определени  констант.

Отличие предлагаемого фазометра от известного заключаетс  в принципиально другой обработке низкочастотных огибающих на выходах квадратичных детекторов, что обусловило ненужность обоих измерителей отношени  напр жени  и блока пре- образовани  кодов, а потребовало введени  вышеуказанных блоков с соответствующими св з ми между ними.

Указанное отличие в способах обработки колебаний на выходах реальных детекторов обеспечивает достижение положительного эффекта - повышение точности измерени  разности фаз двум  сигналами в реальных услови х эксплуатации и одновременно повышение быстродействи  фазометра.

Проведенный анализ известных технических решений показал, что они не. имеют

детектированных колебаний в цифровой код. Цифрова  часть фазометра осуществл ет определение величины фазового сдвига между входными колебани ми с учетом разброса параметров диодов и их флуктуации из-за температур и естественного старени  путем использовани  адаптивного алгоритма минимизации среднеквадратической ошибки. Дл  реализации алгоритма предусмотрены этап калибровки фазометра по замене диодов, позвол ющий определить коэффициенты восстановлени , приближающие реальные низкочастотные напр жени  огибающих на выходе детекторов к идеальным и аналогичный этап при включении фазометра, который учитывает текущие изменени  параметров диодов. 4 з.п.ф-лы, 4 ил.

сходных признаков, отличающих за вл емое решение от прототипа. Следовательно, за вл емое устройство обладает существенными отличи ми.

На фиг.1 приведена структурна  схема фазометра; на фиг.2 - структурна  схема цифровой части устройства; на фиг.З - вид идеальных и реальных низкочастотных огибающих напр жени  на выходах квадратичных детекторов; на фиг.4 - обобщенна  блок-схема устройства, по сн юща  его принцип действи .

Фазометр (фиг.1 и 2) содержит два коммутатора 1, установленные соответственно

на входах устройства, фазорасщепител  2 на восемь выходов, четыре сумматора 3, входы которых соединены с соответствующими выходами фазорасщепител  2, четыре квадратичных детектора 4, входы которых

соединены соответственно с выходами сумматоров 3, аналого-цифрового преобразовател  (АЦП) 5, первые четыре входа которого соединены с выходами квадратичных детекторов 4, четыре умножител  6,

первые входы которых соединены с соответствующими выходами аналого-цифрового преобразовател  5, блок опорных коэффициентов 7, четыре выхода которого соединены соответственно с вторыми входами

умножителей 6, блок нормировки 8, четыре входа которого соединены с соответствующими выходами умножителей 6, формирователь оценки 9, первыедва входа которого соединены с п тым и шестым выходами блока нормировки 8, блок определени  конца вычислений 10, первый вход которого соединен с выходом формировател  оценки 9.

блок калибровки 11, два выхода которого соединены с вторыми входами коммутаторов 1, блок обнаружени  сигнала 12, четыре входа которого соединены соответственное выходами квадратичных детекторов 4, блок определени  констант 13, первые два входа которого соединены соответственно с третьим и четвертым выходами блока нормировки 8, а его четыре выхода соединены соответственно с третьим, четвертым, п тым и шестым входами формировани  оценки 9, блок управлени  14, первые два входа которого соединены соответственно с первыми двум  выходами блока нормировки 8, третий вход - с первым выходом блока определени  конца вычислений 10, а четвертый вход-с выходом блока обнаружени  12, второй выход блока определени  конца вычислений 10 соединен с входом блока опорных коэффициентов 7, а его третий выход  вл етс  выходом фазометра. Первые три выхода блока управлени  14 соединены соответственно с третьим, четвертым и п тым входами блока определени  констант, а четвертый выход блока управлени  - с входом блока калибровки 11. Первый синхровыход блока управлени  14 соединен с синхровы- ходами коммутаторов 1, второй синхровыход - с синхровходом аналого-цифрового преобразовател  5, третий - с синхровхода- ми блока опорных коэффициентов 7, формировател  оценки 9, блока определени  констант 13 и первым синхровходом блока определени  конца вычислени  10, а четвертый синхровход соединен с вторым син- хровходом блока определени  конца вычислени  10.

Блок нормировки 8 (фиг.2) выполнен на двух сумматорах 15, двух вычитател х 16 и двух делител х 17. Причем входы первых сумматора и. вычислител  соединены с выходами первых двух умножителей 6, а входы второй пары сумматор - вычислитель - с выходами третьего и четвертого умножителей 6. Выходы обоих сумматоров 15 соединены с первыми входами делителей 17. Вторые входы делителей 17 соединены с выходами вычитателей 16. Одновременно эти же выходы вычитателей 16 соединены с первыми двум  входами блока управлени . Выходы знаковых разр дов вычитателей 16 соединены с первыми двум  входами блока определени  констант 13. Выходы делителей 17 соединены с входами формировател  9, представл ющего собой вычитающее устройство .

Блок определени  конца вычислений 10 (фиг.2) содержит сдвиговый регистр 18, вход которого соединен с выходом формировател  оценки 9, а синхровход - с третьим синхровходом блока управлени  14, схему И 19 (в дальнейшем схемы И дл  кратности называютс  вентил ми), первый вход которой соединен с выходом регистра 18, а выход

5  вл етс  выходом фазометра, вычитатель 20, первый вход которого соединен с выходом вычитающего устройства 9, а второй вход - с выходом сдвигового регистра 18, компаратор 21, вход которого соединен с

10 выходом вычитател  20, инвентор 22, оба входа которого соединены с выходом компаратора 21, а выход соединен с вторым входом вентил  19 и первым входом блока 10, вентиль 23, первый вход которого соеди5 нен с выходом формировател  9, а второй вход - с выходом компаратора 21, вентиль

24. первый вход которого соединен с выходом вентил  23, второй вход - с вторым синхровходом блока 10, а выход соединен с 0 вторым выходом блока 10.

Блок калибровки 11 выполнен (фиг.2) из последовательно соединенных генератора

25. делител  мощности 2.6 и дискретного фазовращател  26. Выход фазовращател 

5 27  вл ютс  выходами блока калибровки 11, а вход управлени  фазовращател  27 - входом блока.

Блок обнаружени  сигнала 12 содержит (фиг.2) четыре компаратора 28, соединен0 ных с выходами квадратичных детекторов 4 (см.фиг. 1), выходы первых двух компараторов 28 соединены с входами первой схемы ИЛИ 29, а выходы третьего и четвертого компараторов - с входами второй схемы

5 ИЛИ.

Выходы обоих схем 29 соединены с соответствующими входами вентил  30, выход которого  вл етс  выходом блока обнаружени  12.

0Блок определени  констант 13 (фиг.2) состоит из каскаднр соединенных оперативного запоминающего устройства (ОЗУ) 31, вычислительного устройства 32 и мультиплексора 33, причем первые два входа блока

5 13  вл ютс  входами ОЗУ 31, третий вход - вторым входом вычислительного устройства 32, а выходы мультиплексора 33 - выходами блока определени  констант. Третий синхровыход блока управлени  14 соединен с

0 синхровходом мультиплексора 33.

Блок управлени  4 содержит (фиг.2) вен- тиль 34, счетчик 35, вход которого соединен с выходом вентил  34 и вторым синхровы- ходом блока, первый выход  вл етс  четвер5 тым выходом блока управлени , а второй выход - вторым выходом блока управлени , вентиль 36, первый вход которого соединен с четвертым входом блока управлени , вен-. тиль 37, первый вход которого соединен с

выходом вентил  36 и третьим смнхроводом

блока управлени , схему ИЛИ 38, первый вход которой соединен с выходом вентил  37 и вторым синхроводом блока управлени , а второй вход - с третьим входом блока управлени , триггер 39, вход которого сое- динен с выходом схемы 38| а выход - с вторым входом вентил  37, схему ИЛИ 40, первый вход которой соединен с цепью сигнала переноса счетчика 35, триггер 41, вход которого соединен с выходом схемы 40, а первый выход - с вторым входом вентил  34, компараторы 42 и 43, входы которых соединены соответственно с первыми двум  входами блока управлени , схему ИЛИ 44, входы которой соединены с выходами компараторов 42 и 43, счетчик 45, вход которого соединен с выходом схемы 44, цепь сигнала переноса соединена со схемой ИЛИ 40 и цепью сигнала переноса счетчика 35, а его выход  вл етс  первым выходом блока управлени , вентиль 46, первый вход которого соединен с вторым выходом триггера 41, счетчик47, вход которого соединен с выходом вентил  46, выход  вл етс  третьим выходом блока управлени , а его цепь сигнала перено- са соединена с вторым входом схемы ИЛ И 40, триггер 48,вход которого соединен с цепью сигнала переноса счетчика 47, первый выход  вл етс  первым синхровыходом блока управлени , а второй выход - четвертым синх- ровыходом блока, сдвоенный вентиль 49, совмещенный со схемой ИЛИ, первый и третий входы которого соединены соответственно с первым и вторым выходами триггера 48, а его выход соединен с первым входом венти- л  34 и вторыми входами вентилей 36 и 46, тактовый генератор 50, два выхода которого соответственно соединены с вторым и четвертым входами вентил  49.

. Устройство работает следующим обра- зом.

На входы фазорасщепител  2 через (фиг.1) коммутаторы 1 поступают два высокочастотных колебани , разность фаз которыми необходимо определить. Эти колебани  в зависимости от режима работы фазометра могут поступать от внутреннего генератора, установленного в блоке калибровки 11, или от внешнего источника. Фазо- рзсщепитель 2 как и в прототипе формирует 4 пары колебаний: синфазную, противофазную , отличную на 90°. отличную на -90°. Эти пары колебаний складываютс  на сумматорах 3 и подаютс  на квадратичные детекторы 4, на выходах которых выдел етс  напр жение низкочастотных огибающих (фиг.З). Причем реальные низкочастотные огибающие напр жени  (фиг.З,б) существенно отличаютс  от идеальных (фиг.З,а). Это отличие обусловлено, во-первых неидентичностью путей прохождени  колебаний до диодов и их вольт-амперных характеристик и, во-вторых, флуктуаци ми этих характеристик из-за температуры и естественного старени . Искажени  фазовых характеристик низкочастотных огибающих можно существенно снизить, если учесть априорную информацию о реальных характеристиках диодов. В случа х, когда ошибки измерени , обусловленные искажени ми фазовых характеристик, больше ошибок измерени , обусловленных шумом, устранение первых может существенно улучшить точность измерени  и приблизить ее к потенциально возможной. Дл  чего дальнейшую обработку огибающих напр жений на выходах детекторов 4 дл  реальных условий эксплуатации фазометра целесообразно вести с помощью адаптированного алгоритма минимизации среднеквадратичной ошибки (МСКО). Суть алгоритма применительно к рассматриваемому классу фазометров заключаетс  в том, что он восстанавливает искаженные фазовые характеристики (фиг.З,б) до уровней боковых к идеальным (фиг.3,6). Обобщенна  структурна  схема устройства, реализующего адаптивный алгоритм МСКО, содержит (фиг.4) умножитель, на один из входов которого подаютс  сигналы Хь..Х4 с выходов детекторов, устройство нормировани , устройство F (Xn; Wkn), определ ющие текущую оценку разности фаз (Д$ч) по восстановленным нормированным значени м напр жений с выходов четырех детекторов, устройство (Д$ + i), определ ющее значени  четырех коэффициентов восстановлени , по текущей разности фаз A$k, элемент единичной задержки и устройство вычитани , управл ющее двум  ключами.

Принцип действи  алгоритма МСКО заключаетс  в итерационной процедуре подстройки весовых коэффициентов восстановлени  (W) до значений Worn, при которых на выходе схемы вычитани  образуетс  нулевой уровень, то есть

Д + 1 - Apk F(Xn: Wkn)- -F(Xn;Wk + i)«0,(1)

A A A Л

где Д у +1 - текущие оценки разности фаз на k и k + 1 шаге итерации.

Так как текущую оценку можно представить в виде

Д Д $о + (5 ipk , где Дуъ - оптимальна  оценка, а - текуща  ошибка измерени , то уравнение (1) можно переписать в виде:

+1 ; F Afb+Ayn-M ) ()0,(2)

а предел этого выражени 

Km (Afk + 1 )0

.

или lim Acpk lim ( + 5 k )

K- oo

F(Xn; WonT)(3)

To есть текуща  оценка разности фаз сходитс  к оптимальной, а точность определени  фазового сдвига близка к потенциальной .

Итерационна  процедура алгоритма МСКО согласно выражени  (1) реализуетс  следующим образом (фиг. 1, 4).

Колебани  с выходов детекторов А (идет1 4 или Xt-X-O через аналого-щифровой преобразователь 5 поступает на первые входы умножителей 6. На вторые входы умножителей 6 с блока опорных коэффициентов 7 поступают весовые коэффициенты W восстановлени . На выходах умножителей 6 образуютс  четыре восстановленных напр жени , которые поступают на блок (устройство ) нормировки 8. С выхода устройства нормировки пронормированные восстановленные напр жени  поступают на устройство F {Xn; Wkn) (формирователь оценки 9), определ ющее текущую оценку разности. Если предыдущее значение оценки разности фаз не равно А$, то значение Atpk через открытый ключ Кл.1 (фиг.4) поступает на устройство ( + 1) (ПЗУ 7), определ ющее значение коэффициентов восстановлени  Wk по текущей оценке А. Эта итерационна  процедура продолжаетс  до тех пор, пока значение оценки разности фаз А с точностью, задаваемой пороговым уровнем, будет равно значению предыдущей оценки A(pk-i. Тогда на выходе устройства вычитани  (фиг.4) образуетс  нулевой уровень, который закрывает ключ Кл.1 и открывает ключ Кл.2, (Ключи, устройство вычитани  и элемент единичной задержки находитс  в блоке определени  конца вычислени  10 (фиг.1, 2)). При этом значение оценки разности фаз на выходе ключа Кл.1  вл етс  оптимальной оценкой по критерию МСКО и это значение поступает на выход фазометра.

Как следует из вышеизложенного, дл  реализации итерационного алгоритма необходимо иметь значени  коэффициентов восстановлени . Эти коэффициенты определ ютс  на этапе отладки фазометра в заводских услови х или при замене вышедших из стро  диодов в процессе эксплуатации. Дискретность определени  значений коэффициентов восстановлени  должна соответствовать потенциальной точности измерени  фазы при заданном соотношении сигнал/шум, т.е. чем больше дискретизаци , тем больше точность измерени  предлагаемого фазометра. Дл  этого от специального генератора с прецезионным фа- зовращателем на вход фазометра подаютс  по фазе сигналы, например, с дискретностью в (2-3)°, начина  с нул . На выходах детекторов 4 фиксируютс  соответствующие амплитуды напр жений дл  каждого дискрета Одет; ( ) : 0 1-4). В процессе измерени  определ ютс  также 5 пересечений фазовых сдвигов , , , и (в дальнейшем дл  упрощени  записи )5 см.фиг.З). Затем дл  каждого фазового дискрета в ПЗУ 7 занос тс  четыре коэффициента восстановлени , которые определ ютс  по формулам:

: х

X

и.

детмакс

Uflerj ( А рист ) Wj А

- детмакс

(4)

1 - sin Дуз v 2Х

X

Uдет ( A VicTi )

(5)

0

5

0

5

где A(fi (Д/ ист-| р)180

(6)

- значени  сдвига фазы в различных секторах , которые завис т от реальных значений пересечений (рь

Ццетмакс наибольша  амплитуда напр жений на выходах детекторов;

и . - фазы пересечений, соответствующие началу и конце диапазона определени  коэффициентов восстановлени .

Здесь и далее границами секторов  вл ютс  следующие значени  фаз пересечений:

первого сектора - , (pi , второго - . рз , третьего - (ръ , р$ , четвертого - РА , ръ , и границами диапазонов р и рк значени  пересечений, в интервале между которыми происходит определение коэффициентов восстановлени .

Особенности коэффициентов восстановлени  в различных секторах фазового пространства по соотношени м (4), (5) и (6) видны из табл.1.

Однако, полученные по формулам (4), (5) и (6) значени  коэффициентов восстановлени  не учитывают процессы старени  диодов и изменени  теплового режима работы фазометра.

Поэтому перед началом измерений в предлагаемом фазометре происходит уточнение мен ющихс  значений фаз перекрестий с помощью калибровочного генератора 24 и фазовращател  26 (фиг.2) и на основе этих уточнений - в блоке определе- ни  констант 13 р да посто нных величин дл  каждого из рассмотренных выше секторов .

Соотношени  дл  определени  этих величин сведены в табл.2.

Здесь учитывает сдвиг реальных косинусных и синусных характеристик, поскольку они имеют разный масштаб. После определени  данных констант и занесени  их в оперативное запоминающее устройст- во 31 (фиг.2) фазометр готов к измерению фазовых сдвигов сигналов, поступающих на его входы, с помощью алгоритмов МСКО. Причем определение значени  производитс  по формуле

Д$ рн + Ki arctg Q c°Ss|n д , (7)

С где QK sin(K2arcslnSK)

если 0 ,

Ок.

п | Ск|

UK sin ( K2 arcsin Ск ) если 0 ,

Ок

Ск

Цвд1к Цвд2к

УвдЧк - ивд2к

SK

- ЦвдЗк Цвд4к

УвдЗк + 1)Вд4к

где UB,ojk восстановленное значение напр жени  на выходе j детектора при К шаге интеграции.

Рассмотрим более подробно работу цифровой части фазометра (фиг.2) с точки зрени  синхронизации и последовательности проведени  операций и реализации алгоритма МСКО. При подаче питающих

5

10 15 20

25 30

напр жений начинает работать тактовый генератор 50 блока управлени  14, счетчики 36, обнулены, а на выходах Q триггера 41 и Q триггера 48 соответственно формируютс  логические единицы. Начинаетс  первый этап работы фазометра - этап калибровки, необходимый дл  учета длительных флуктуации характеристик устройства , т.е. дл  определени  изменившихс  значений фаз перекрытий, его реальных характеристик . Дл  этого с триггера 48 управл ющие сигналы Q 1 и Q 0 поступают на входы сдвоенного вентил  49 (коммутато- тактовых частот FT и fT). Одновременно Q 1 поступает на коммутатор входных сигналов 1 (фиг.1), благодар  чему на фазовра- щатель 2 подаютс  два сдвинутых по фазе фазовращателем 27 сигнала с калибровочного генератора 25 блоки калибровки 11. Дискретное изменение разности фаз А на выходах фазовращател  27 осуществл етс  с помощью счетчика 35, синхронизируемого тактовыми импульсами с частотой FT, проход щими через открытые вентили 49 и 34. Сигналы, прошедшие фазорасщепитель 2, сумматоры 3 и детекторы 4 и соответственно пропор35

40

45

50

§§

циональные

1 +sln Адо 2

1 +COS Affk 1 - COS A«pk

2 2

1 - sin ---2-- поступают

на входы АЦП 5 и одновременно на входы четырех компараторов 28 блока обнаружени  сигнала 12. Поскольку выходы компараторов 28 с противофазными сигналами на их входе объединены схемами ИЛИ 29, то на выходе схемы И 30 при наличии сигналов на выходах детекторов 4 образуетс  единичный уровень, который открывает вентиль 36 блока управлени .14. При этом первый тактовый импульс с тактового генератора 50 через открытую часть сдвоенного вентил  49, открытый вентиль 36 и открытый в исходном состо нии вентиль 37 поступает на управл ющий вход АЦП 5 и триггер 39 блока управлени  14. Триггера 39 переключаетс  и закрывает вентиль 37. По управл ющему сигналу АЦП 5 производит цикл преобразовани  напр жений, поступающих с детекторов 4 в цифровые ходы, которые поступают на первые входы соответствующих умножителей с нулевых  чеек запоминающего уст- ройства (ПЗУ) блока опорных коэффициентов 7 по управл ющему импульсу , поступающему с выхода вентил  36, подаютс  коды, соответствующие единице.

Этот процесс повтор етс  с частотой FT дл  каждого фазового сдвига, определ емого дискретностью фазовращател  27. При

этом на вторые входы умножителей 6 с ПЗУ 7 все врем  поступают коды единиц, поскольку с блока определени  конца вычислени  10 с каждым тактовым импульсом поступает код адреса нулевой  чейки, в ко- торой записаны единицы, Последнее достигаетс  тем, что вентиль 24 блока 10 на врем  калибровки закрыт нулевым потенциалом, поступающим со второго выхода триггера 48. Выходы умножителей 6 противофазных каналов подключены попарно к входам соответствующих сумматоров 15 и вычитате- лей 16, которые  вл ютс  входами блока нормировки 8.

При достижении разности фаз входных сигналов значений, соответствующих пересечени м противофазных характеристик из- мерительных каналов, на выходах соответствующих вычитателей образуютс  нулевые уровни. Вследствие этого на выхо- де соответствующего компаратора 42 или 43 образуетс  перепад 1-0, который через схему ИЛИ 44 поступает на счетный вход счетчикэ45 блока управлени  14. Счетчик45  вл етс  счетчиком адреса оперативного запоминающего устройства (ОЗУ) 31 блока определени  констант. При поступлении первого импульса на вход счетчика 45 изменитс  его выходной код и по этому адресу в ОЗУ 31 записываетс  код фазы пересече- ни , поступающий со счетчика 35 блока управлени  14. Коэффициент пересчета счетчика 45 равен 5, т.е. количеству пересечений противофазных характеристик измерительных каналов в диапазоне измерени  (см.фиг.3). При зафиксировании в ОЗУ 31 кодов фазы п ти пересечений во всех разр дах счетчика 45 окажутс  единицы. С поступлением очередного импульса с выхода схемы ИЛИ 44 этот счетчик обнул етс , вследствие чего сигнал переноса со счетчика 45 обнул ет счетчик 35 и поступает через схему ИЛИ 40 на вход триггера 41, Триггер 41 переключаетс  и закрываетс  вентиль34 дл  прохождени  тактовых импульсов на вход счетчика 47.

С этого момента заканчиваетс  этап калибровки и начинаетс  второй этап - этап определени  констант ki, k2, Д и р фазовых характеристик измерительных каналов, вы- ражени  дл  которых приведены в табл.2 (РН - в табл.1). Дл  определени  констант используютс  коды фаз пересечений реаль- ных фазовых характеристик, записанные в ОЗУ 31 блока 13 на соответствующих адре- сах. Определение посто нных осуществл етс  в вычислительном устройстве 32 блока определени  констант 13, которое может быть выполнено, например, на ЗУ табличного типа. Вычислительное устройство 32 управл етс  счетчиком 47 блока 14. Оно имеет четыре группы выходов, соответствующих четырем секторам. Кажда  группа выходов состоит из четырех выходов, соответствующих четырем константам, При приходе первого тактового импульса через открытый вентиль 46 измен етс  выходной код счетчика 47 и происходит вычисление четырех констант, соответствующих первому сектору . Коды этих констант засылаютс  на первые четыре выхода вычислительного устройства 32 блока 13. При определении констант всех четырех секторов очередной тактовый импульс вызывает обнуление счетчика 47, а его сигнал переноса через схему ИЛИ 40 поступает на вход триггера 41, переключа  его. Триггер 41 открывает вентиль 34 и закрывает вентиль 46 и устройство возвращаетс  в исходное состо ние. Одновременно сигнал переноса счетчика 47 переключает триггер 48, который своими выходными потенциалами переключает коммутатор 1 (фиг.1) и коммутатор-вентиль 49. В этот момент заканчиваетс  этап определени  констант и фазометр готов к определению разности фаз реальных сигналов, поступающих на его входы.

Тактовые импульсы с частотой повторени  тт поступает на вход вентил  36 через открытый вентиль 49. Если на вход фазометр поступают сигналы, то с выхода схемы И 30 подаетс  сигнал, открывающий вентиль 36. При этом первый импульс тактовой частоты через открытый в исходном состо нии вентиль 37 поступает на управл ющий вход АЦП 5. По этому импульсу в АЦП 5 происходит преобразование напр жений, снимаемых с детекторов 4, в соответствующие им цифровые коды, которые поступают на первые входы умножителей б. На вторые входы умножителей 6 с блока опорных коэффициентов 7 (ПЗУ) по управл ющему тактовому импульсу, прошедшему вентиль 36, поступают коды коэффициентов восстановлени , соответствующих нулевому адресу, т.е. коды единиц, поскольку отсутствие управл ющего сигнала с адресом  чейки на выходе вентил  24 блока 10 автоматически соответствует первому адресу ПЗУ 7.

Коды восстановленных значений напр - . жений с выходов умножителей 6 противофазных измерительных каналов подключены попарно к входам соответствующих сумматоров 15 и вычислителей 16 блока нормировки 8. На выходах соответствующих вычитателей 16 образуютс  коды

раЗНОСТИ ивд1к-1)вд2к И ивдЗк-ивд4к (СМ. ВЫражение (9)), а на выходы сумматоров 15 - коды сумм этих же восстановленных напр жений . Эти коды поступают на входы соответствующих делителей 17, на выходах которых будут иметь место коды коэффициентов Ск и 5к выражени  (9), поступающие в дальнейшем на вычислительное устройство 9 (формирователь оценки). Выходы знаковых разр дов вычитателей 16 подключены к соответствующим адресным входам мультиплексора 33 блока определени  констант 13. При этом код 00, поступающий на мультиплексор 33, соответствует первому сектору измерени  (pi - р2), 01 - второму (f% , 10 - третьему (рз - рз), 11 - четвертому сектору измерени  .(рз - ). В соответствии с этим кодом с выхода мультиплексора 33 по управл ющему тактовому импульсу на формирователь оценки 9 подаютс  коды четырех констант (ki, кг, ).

По управл ющему тактовому импульсу с вентил  36 блока управлени  14 в формирователе оценки 9 происходит вычисление первой оценки разности фаз принимаемых сигналов () с помощью формулы 7. С выхода вычислительного устройства 9 код, соответствующий первой оценке разности фаз , поступает на вход блока определений констант вычислений 10, к которому подключены первые входы регистра 18, вы- читател  20 и вентил  23. На второй-вход вычитател  20 блока 10 по управл ющему тактовому импульсу, поступающему на сдвиговый регистр 18, с выхода регистра 18 поступает код предыдущей оценки разности фаз, т.е. код нул . Поэтому сигнал с выхода вычитател  20, равный разности Ду)к - Лун - 1 (не равный нулю), поступает на вход компаратора 21, с выхода которого единичный уровень поступает на вход инвертора 22 и на управл ющий (второй ) вход вентил  23. Код, соответствующий первой оценке разности фаз, с входа блока 10 через открытые вентили 23 и 24 поступает на адресный вход ПЗУ 7. С выхода ПЗУ 7 в соответствии с новым адресом на умножителе 6 поступают коды коэффициентов восстановлени .

При приходе очередного тактового импульса с частотой fT процесс вычислени  очередной оценки разности фаз Ду + 1 повтор етс . Этот процесс повтор етс  до тех пор, пока разность между текущим и предыдущим значени ми оценки разности фаз будет меньше определенного значени , завис щего от точности и времени измерени  (т.е.количества итерации). В этом случае на выходе компаратора 21 образуетс  нулевой уровень, который закрывает вентиль 23 и тем самым прекращает итерационную процедуру . Одновременно единичный уровень с выхода инвертора 22 поступает на управл ющий вход выходного вентил  19 и через схему ИЛИ 38 блока управлени  14 - на вход

триггера 39, который переключаетс , При этом с выхода сдвигового регистра 18 через открытый вентиль 19 на выход фазометра поступает оптимальна  оценка разности фаз двух сигналов, полученна  методом МСКО.

Одновременно очередной тактовый импульс через открытые вентили 36 и 37 поступает на управл ющий вход АЦП 5, который производит очередной цикл преобразовани  напр жений на выходах детекторов 4 в цифровой код.

Этот же тактовый импульс переключает триггер 39, прекраща  поступление тактовых импульсов на АЦП 5. Начинаетс 

новый итерационный цикл определени  сдвига фазы но при этом коэффициенты восстановлени  на умножители 6 поступают с адреса ПЗУ 7, на котором закончилс  предыдущий цикл. Причем итерационный цикл

начинаетс , если полученное значение оценки разности фаз отличаетс  от предыдущей более чем на величину, задаваемую пороговым уровнем на компараторе 21. Тогда на выходе компаратора 21 вновь образуетс  единичный уровень, который скрывает вентиль 23 и через инвертор 22 закрывает вентиль 19. В случае посто нного сдвига фаз между сигналами на входе фазометра на выходе компаратора будет иметь место

нулевой уровень и перва  же итераци  даст на выходе фазометра значение , равное оптимальному значению предыдущего итерационного цикла.

В целом использование предлагаемого

фазометра приводит к положительному эффекту , который заключаетс  в существенном повышении точности измерени  в реальных услови х функционировани  при неидентичных параметрах детекторов и их

изменении в процессе эксплуатации. Одновременно осуществл етс  автоматизаци  процесса, что повышает быстродействие фазометра.

50

Claims (3)

1. Формула изобретени 

   1. Фазометр, содержащий фазоращепи- тель, восемь выходов которого попарно соединены с первым и вторым входами каждого из четырех сумматоров соответственно , выходы которых соединены с входами одноименных квадратичных детекторов, отличающийс  тем, что, с целью повышени  точности измерени  и одновременно быстродействи , он снабжен двум  коммутаторами, установленными на его входах, аналого-цифровым преобразователем , четырьм  умножител ми, блоком опорных коэффициентов, блоком нормировки, формирователем оценки, блоком определени  конца вычислени , блоком калибровки, выполненным в виде последовательно соединенных генератора, делител  мощности и дискретного фазовращател , блоками обнаружени  сигнала, управлени  и определени  констант, выполненными в виде каскадно соединенных оперативного запоминающего устройства, вычислительного устройства и мультиплексора, при этом выходы каждого из четырех квадратичных детекторов соединены с соответствующими входами блока обнаружени  сигнала и ана- лого-цифрового преобразовател , четыре выхода которого соединены с первыми входами соответственно четырех умножителей, вторые входы которых соединены с соответствующими выходами блока опорных коэффициентов , выходы всех умножителей соединены с соответствующими входами блока нормировки, первые два выхода которого соединены с первыми двум  входами управлени , третий и четвертый выходы соединены соответственно с первым и вторым. входами блока определени  констант, а п тый и шестой выход - с первыми двум  входами формировател  оценки, третий, четвертый, п тый и шестой входы которого соединены с соответствующими четырьм  выходами блока определени  констант, выход формировател  оценки соединен с входом блока определени  конца вычислени , первый выход которого соединен с третьим входом блока управлени , второй выход - с входом блока опорных коэффициентов, а третий выход  вл етс  выходом фазометра, четвертый вход блкоэ управлени  соединен с выходом блока обнаружени  сигнала, его первых три выхода соединены с третьим, четвертым и п тым входами блока определени  констант, а четвертый выход - с входом блока калибровки, первый выход которого,  вл ющийс  вторым выходом делител  мощности, соединен с вторым входом первого коммутатора, а второй выход,  вл ющийс  выходом дискретного фазовращател , соединен с вторым входом второго коммутатора, первый синхровыход блока управлени  соединен с синхровходами коммутаторов, второй синхровыход - с син- хровходом аналого-цифрового преобразо- вател , третий - с синхровходами блоков опорных коэффициентов, формировател  оценки, определени  констант и первым инхровходом блока определени  конца вычислени , а четвертый синхровыход соединен с вторым синхровходом блока определени  конца вычислени , при этом выходы коммутаторов соединены с входами фазо- 5 расщепител ,

   2. Фазометр поп.1,отличающий- с   тем, что блок нормировки выполнен из двух сумматоров, двух вычитателей и двух делителей, причем первые входы первого
2. 0 сумматора и первого вычитател  соединены с выходом первого умножител , а их вторые входы - с выходом второго умножител , соответственно первые входы вторых сумматора и вычитател  соединены с выходом

   5 третьего умножител , а вторые входы - с выходом четвертого умножител , выходы сумматоров соединены соответственно с первыми входами делителей, первые выходы вычитателей соединены с вторым входа0 ми делителей и первыми двум  входами блока управлени , а вторые выходы (знаковые разр ды) - с первым и вторым входами блока определени  констант, выходы делител   вл ютс  п тым и шестым выходами

   5 блока нормировки.

   3. Фазометр по п. 1, о т л и ч а ю щ и й- с   тем, что блок определени  конца вычислени  выполнен из сдвигового регистра, трех вентилей, инвертора, вычитател  и
3. 0 компаратора, причем вход блока определени  конца вычислени  соединен с первыми входами сдвигового регистра, вычитател  и второго вентил , второй вход сдвигового регистра соединен с первым синхровыходом

   5 блока, его выход соединен с вторым входом вычитател  и первым входом первого вентил , выход которого  вл етс  выходом фазометра , а второй вход первого вентил  соединен с выходом инвертора и первым

   0 выходом блока, выход вычитател  соединен с входом компаратора, выход которого соединен с обоими входами инвертора и вторым входом второго вентил , выход второго вентил  соединен с первым входом третьего

   5 вентил , второй вход которого соединен с .вторым синхровходом блока, а выход - с вторым выходом блока.

   А. Фазометр по п.1, о т л и ч а ю щ и й- с   тем, что блок обнаружени  сигнала вы0 полнен из четырех компараторов, двух схем ИЛИ и одной И, причем входы компарато-. ров  вл ютс  входами блока, соединены с соответствующими выходами квадратичных детекторов, выходы первого и второго ком5 параторов соединены соответственно с входами первой схемы ИЛИ, входы третьего и четвертого- с входами второй схемы, выходы схем ИЛИ соединены с соответствующими входами вентил , выход которого  вл етс  выходом блока.

   5. Фазометр поп.Ч.отличающий- с   тем, что блок управлени  выполнен из тактового генератора, трех триггеров, п ти вентилей, трех схем ИЛИ, трех счетчиков и двух компараторов, причем первый выход тактового генератора соединен с вторым входом первого сдвоенного вентил , совмещенного со схемой ИЛИ его второй выход - с четвертым входом вентил , первый выход первого триггера соединен с первым входом первого вентил  и первым синхровыхо- дом блока управлени , а второй выход - с третьим входом вентил  и четвертым синх: ровходом блока управлени , выход первого сдвоенного вентил  соединен с вторыми входами второго, третьего и первым входом четвертого вентилей, первый вход второго вентил  соединен с вторым выходом второго триггера, первый выход которого соединен с вторым входом четвертого вентил , а вход - с выходом первой схемы ИЛИ, выход второго вентил  соединен с входом первого счетчика, выход цепи сигнала переноса которого соединен с вторым входом первой схемы ИЛИ и входом первого триггера, а выход  вл етс  третьим выходом блока управлени , выход четвертого вентил  соединен с первым входом второго счетчика и вторым синхровходом блока управлени , второй вход второго счетчика соединен с первым входом первой схемы ИЛИ и выходом цепи сигнала переноса третьего счетчика, первый выход второго счетчика соединен с четвертым выходом блока управлени , а второй выход - с вторым выходом блока управлени , первый вход третьего вентил  соединен с четвертым входом управлени , его выход соединен с первым входом п того вентил  и третьим синхровходом блока управлени , выход п того вентил  соединен с первым входом второй схемы ИЛИ и с вторым синхровыходом блока управлени , второй вход схемы ИЛИ соединен с третьим входом блока управлени , а выход - с входом третьего триггера, выход которого соединен с вторым входом п того вентил , входы обоих компараторов соединены соответственно с первыми двум  входами блока управлени , их выходы соединены с входами третьей схемы ИЛИ, выход которой соединен с входом третьего счетчика, выход которого соединен с первым выходом блока управлени .

   Т а 6 л и ц а 1

   Таблица

   J

   о

   ,XhXz. Xj;... .t.n.

   КЛг

   Ш

   i

   /Л

   Л