SU1185628A2 - Устройство дл имитации ошибок в двоичном канале св зи - Google Patents

Устройство дл имитации ошибок в двоичном канале св зи Download PDF

Info

Publication number
SU1185628A2
SU1185628A2 SU833608111A SU3608111A SU1185628A2 SU 1185628 A2 SU1185628 A2 SU 1185628A2 SU 833608111 A SU833608111 A SU 833608111A SU 3608111 A SU3608111 A SU 3608111A SU 1185628 A2 SU1185628 A2 SU 1185628A2
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
error
communication channel
combined
Prior art date
Application number
SU833608111A
Other languages
English (en)
Inventor
Анатолий Исаевич Журавин
Игорь Григорьевич Папуша
Юрий Федорович Пахомов
Original Assignee
Военный Инженерный Краснознаменный Институт Им.А.Ф.Можайского
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Военный Инженерный Краснознаменный Институт Им.А.Ф.Можайского filed Critical Военный Инженерный Краснознаменный Институт Им.А.Ф.Можайского
Priority to SU833608111A priority Critical patent/SU1185628A2/ru
Application granted granted Critical
Publication of SU1185628A2 publication Critical patent/SU1185628A2/ru

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

УСТРОЙСТВО ИМИТАЦИИ ОШИБО В ДВОИЧНОМ КАНАЛЕ СВЯЗИ по авт. св № 919117, отличающеес  тем, что, с целью повышени  точнос ти имитации ошибок в двоичном канале св зи при частичных искажени  символов в пакете ошибок, введены КЗ-триггер, дополнительный переклю чатель и последовательно соединенные дифференцирующа  цепь, выпр ми тель, первый элемент задержки , второй элемент ИЛИ, второй элемент задержки, третий элемент ИЛИ, элеме1 Т И и -ждущий мультивибратор, выход последнего подключен к первому входу дополнительного переключател , к первому входу которого подключен первый выход переключател , второй выход которого объединен с первг,1м выходом дополнительного переключател , второй выход которого подключен к входу инвертора, а вход ждущего мультивибратора объединен с первьЫ входом RS-триггера, выход которого подключен к второму входу элемента И, И, а к второму входу RS-триггера подключен второй выход формировател  ошибок, при этом вход дифференцирующей цепи объединен с первым входом измерител  коэффициента ошибок, а выход выпр мител  подключен к вторым входам второго и третьего элементов ИЛИ, выход первого элемента задержки подключен к третьему входу третьего элемента ИЛИ.

Description

Изобретение относитс  к электросв зи , может использоватьс  при экспериментальном исследовании и испытании аппаратуры передачи дискретной информации,  вл  сь усовершенствованием устройства, описанного в авт. св. № 919117. Цель изобретени  - повышение точности имитации ошибок в двоичном канале св зи при частичных искажени х символов в пакетах ошибок, На фиг. .1 представлена структурна  электрическа  схема устройства Ш1итации ошибок в двоичном канале св зи, на фиг. 2 - временные диаграммы , по сн ющие его работу. Устройство имитации оцибок в двоичном канапе св зи содержит генератор 1 шума, ограничитель 2, формирователь 3 ошибок,триггер 4 со счетным входом, переключатель 5, измеритель 6 коэффициента ошибок, блок 7 индикации, формирователь 8 управл ющего напр жени , дифференцирующую цепь 9, выпр митель 10, первый элемент задержки 11, второй и третий элементы ИЛИ12 и 13, второй элемент задержки 14, третий элемент ИЛИ 15, R5-Tpnrrep 16, элемент И 17, ждущий мультивибратор 18, инвертор 19, дополнительньш переключатель 20, передатчик 21, приемник 22. Устройство имитации ошибок в двои ном канале св зи работает следующим образом. Последовательность информационных символов (фиг. 2о() от передатчика 2 поступает на первый вход переключател  5, который при воздействии последовательности сформированных по заданному закону импульсов с выхода триггера 4 со счетным входом осущест л ет коммутацию выходов. Генератор 1 шума вырабатывает ш мовое напр жение . Огра 1ичитель 2 образует случай ную последовательность импульсов, частота следовани  которых зависит, о уровн  ограничени . Случайна  последовательность импульсов с выхода ограничител  2 подаетс  на вход форм ровател  3 ошибок, на выходах которо го .образуютс  две последовательности коротких импульсов - последовательнос определ юща  моменты начала и конца п кетов ошибок и последовательность, определ юща  моменты по влени  oimiбок в пакете. Переключатель 5 коммутщзует выходы в соответствии с момен тами по влени  пакетов. С помощью элементов 9, 10, 11, 14, 13, 15, 16 и 17 внесение ошибок осуществл етс  синхронно с информационной последовательностью . Дифференцирующа  цепь 9 совместно с выпр мителем 10 образуют последовательность импульсов, соответствующих моментам начала и конца информационных посьшок (фиг. 26). Так как серии единиц или нулей в информационной последовательности могут привести к срыву синхронизации, то введены элементы задержки 11 и 14, которые обеспечивают повторение на выходе элемента ИЛИ 15импульса с выхода выпр ь ггел  10 через 1, 2, 3 такта. Задержка первого элемента задержки 11 равна , а задержка второго элемента задержки 14 соответственно второму элементу ИЛИ 12, введенному дл  разв зки сигналов. Если в информационной последовательности предполагаютс  ;1Д1Инные серии 1 либо О, то нужно добавить соответствующее количество элементов задержки. На выходе третьего элемента ИЛИ 15 образуетс  тактова  последовательность (фиг. 2б). Импульсы, соответствующие моментам по влени  ошибок (фиг. 2г), перевод т R5-триггер 16 в состо ние 1 (фиг. 2Э). В момент перехода тактового импульса, сигнал с выхода элемента И 17 (фиг. 2е) запускает ждущий мультивибратор 18, угфавл юш:ий дополнительным переключателем 20. Этот сигнала сбрасывает RS-триггер 16 в исходное состо ние. Л(дущий мультивибратор 18 формирует сигналы, соответствующие по длительности информационным посьшкам (фиг. 2). Последовательность информационных символов внутри пакета с .помощью дополнительного переключател  20 под воздействием сигнала с ждущего мультивибратора 18 проходит либо через инвертор 19, что обеспечивает имитацию искажений двоичных сигналов внутри пакета, либо пр мо проходит на выход устройства и на приемник 22 без искажений. Таким образом, с помощью переключател  формируютс  пакеты определенной дпины, а с помощью дополнительного переключател  20 эти случайные пакеты случайньм образом заполн ютс . 3 Информационные сигналы с входа устройства также поступают на первый вход измерител  6 коэффициента ошибок, на второй вход которого подаютс  искаженные сигналы с выхода инвертора 19. Измеритель 6 коэффициента ошибок определ ет величину К h /п.... на заданном интервале ан лиза. Формирователь 8 управл ющего 8 напр жени  на основании сравнени  заданной величины Кош полученного от измерител  6 коэффициента опшбок формирует управл ющее напр жение порога ограничител  2. Блок 7 индикации служит дл  отображени  реального значени  ошибок и обеспечивает удобство эксплуатации устройства.
5 ИИ
л ни,,

Claims (1)

  1. УСТРОЙСТВО ИМИТАЦИИ ОШИБОК В ДВОИЧНОМ КАНАЛЕ СВЯЗИ по авт. св. № 919117, отличающееся тем, что, с целью повышения точности имитации ошибок в двоичном канале связи при частичных искажениях символов в пакете ошибок, введены RS-триггер, дополнительный переключатель и последовательно соединенные дифференцирующая цепь, выпрямитель, первый элемент задержки, второй элемент ИЛИ, второй элемент задержки, третий элемент ИЛИ, элемент И и ждущий мультивибратор, выход последнего подключен к первому входу допол нительного переключателя, к первому входу которого подключен первый выход переключателя, второй выход которого объединен с первг>1м выходом дополнительного переключателя, второй выход которого подключен к входу инвертора, а вход ждущего мультивибратора объединен с первым входом RS-триггера, выход которого подключен к второму входу элемента И, И, а к второму входу RS-триггера подключен второй выход формирователя ошибок, при этом вход дифференцирующей цепи объединен с первым входом измерителя коэффициента ошибок, а выход выпрямителя подключен к вторым входам второго и третьего элементов ИЛИ, выход первого элемента задержки подключен к третьему входу третьего элемента ИЛИ.
    Фиг t
SU833608111A 1983-06-21 1983-06-21 Устройство дл имитации ошибок в двоичном канале св зи SU1185628A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833608111A SU1185628A2 (ru) 1983-06-21 1983-06-21 Устройство дл имитации ошибок в двоичном канале св зи

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833608111A SU1185628A2 (ru) 1983-06-21 1983-06-21 Устройство дл имитации ошибок в двоичном канале св зи

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU919117 Addition

Publications (1)

Publication Number Publication Date
SU1185628A2 true SU1185628A2 (ru) 1985-10-15

Family

ID=21069404

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833608111A SU1185628A2 (ru) 1983-06-21 1983-06-21 Устройство дл имитации ошибок в двоичном канале св зи

Country Status (1)

Country Link
SU (1) SU1185628A2 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 919117, кл. Н 04 К 3/00, 1980. *

Similar Documents

Publication Publication Date Title
US3418631A (en) Error detection in paired selected ternary code trains
JPS6336589B2 (ru)
SU1185628A2 (ru) Устройство дл имитации ошибок в двоичном канале св зи
US3935403A (en) Device for developing a neutralization signal for an echo suppressor
GB735117A (en) Improvements in or relating to printing telegraph apparatus
US3025349A (en) Communications monitoring system
US3526713A (en) Data signal distorting generator
US2585079A (en) Signal generator
SU1619296A1 (ru) Устройство дл моделировани ошибок в волоконно-оптической линии св зи
SU813681A1 (ru) Имитатор помех
SU1709335A1 (ru) Устройство дл моделировани систем св зи
SU1469561A1 (ru) Устройство дл имитации ошибок в двоичном канале св зи
SU1434556A1 (ru) Устройство установлени синхронизации
SU1094156A1 (ru) Устройство дл измерени скорости телеграфировани
SU1483661A2 (ru) Устройство цикловой синхронизации порогового декодера
US4018991A (en) Multifrequency signal parity detector
SU362501A1 (ru) Устройство для измерения краевых искажений
SU930653A1 (ru) Интегратор
SU862378A1 (ru) Устройство дл преобразовани кода морзе в двоичный код
SU843282A1 (ru) Устройство дл моделировани дискрет-НОгО КАНАлА СВ зи
SU879494A1 (ru) Устройство дл цифровой обработки сигналов
SU756304A1 (ru) Цифровой частотомер
SU813810A1 (ru) Устройство дл передачи дискретныхСигНАлОВ
SU1111194A1 (ru) Тренажер радиотелеграфистов
SU614460A1 (ru) Многоканальное устройство дл приема последовательности импульсов