Изобретение относитс к измерительной технике и автоматике и може быть использовано при измерении низ ких частот. -. Цель изобретени - повышение точ ности и быстродействи путем исключени погрешности перемножени . На чертеже приведена структурна схема цифрового частотомера. Цифровой частотомер содержит формирователь 1 периода, генератор 2 образцовой частоты, первый ключ 3, накапливающий сумматор 4, суммирующий 5 и вычитающий 6 счетчики, комбинационный умножитель 7, RSтриггер 8 и второй ключ 9. В цифровом частотомере вход формировател 1 вл етс входом частотомера , первый выход формировател 1 подключен к управл ющему входу ключа 3, информационньй вход которо го подключен к выходу генератора 2. Выход ключа 3 соединен с входом сумматора 4 и входом счетчика 5, вы ход которого подключен к 5 -входу триггера 8, выход которого соединен с управл ющим входом ключа 9, информационный вход которого подключен к выходу сумматора 4, группа информационных входов которого соединена с группой выходов умножител .7, группы входов которого подключены к группе выходов счетчика 6, информационный вход которого соединен с выходом ключа 9. Второй выход фор мировател 1 подключен к входу предустановки счетчика 6, R -входу триггера 8 и входу сброса счетчика 5 Цифровой, частотомер работает следующим образом. Входной сигнал подаетс на формирователь 1. На первом выходе формировател формируютс короткие импульсы, следующие с частотой вход ного сигнала. Этими импульсами перед каждым измерением частоты произ водитс сброс счетчика 5, установка триггера 8 в нулевое состо ние и предварительна установка счетчика 6. На втором выходе формировател 1 формируютс импульсы с длительность равной периоду входного сигнала. Эти импульсы поступают на вход ключа 3, открыва его на врем , равное периоду входного сигнала. Импульсы с выхода ключа 3 поступают одновременно на вход сумматора 4 и счетчика 5. По истечении времени -V где К - Коэффициент пересчета счетчика 5; i- - частота следовани импульсов генератора 2, на выходе счетчика 5 возникает импульс переполнени , переключающий, триггер 8 в единичное состо ние. Это вызьшает открывание ключа 9 и импульсы с выхода сумматора 4 начинают поступать на вход счетчика 6. Сумматор 4 использован в качестве управл емого делител частоты. В этом случае работа накапливающего сумматора описываетс выражением где dot - приращение импульсной последовательности об на входе накапливающего сумматора; - приращение импульсной последовательности Ь на выходе накапливающего сумматора- , 2 - коэффициент умножени , код которого подаетс на группу входов накапливающего сумматора-, ffl - разр дность группы входов. Код коэффициента умножени И подаетс на группу входов сумматора 4 с группы выходов умножител 7, представл ющего собой комбинационное устройство дл перемножени кодов. Комбинационные умножители реализованы в виде интегральных микросхем, вход щих в состав комплектов микропроцессорных БИС последних разработок . Прин в во .внимание, что d -{v-dTxi (3) где Т - длительность периода измер емой частоты; N - текущее значение числа в счетчике 6, выражение (2) можно записать в следующем виде: , N ir-cJTx (5) Импульсна последовательность /3 интегрируетс счетчиком 6. ТогдаThe invention relates to measurement technology and automation and can be used in the measurement of low frequencies. -. The purpose of the invention is to improve the accuracy and speed by eliminating the error of multiplication. The drawing shows a block diagram of a digital frequency meter. The digital frequency meter contains a period 1 shaper, an exemplary frequency generator 2, the first key 3, accumulating adder 4, summing 5 and subtracting 6 counters, a combinational multiplier 7, RS trigger 11 and the second key 9. In a digital frequency meter, the input of driver 1 is the frequency counter input, the first the output of the imaging unit 1 is connected to the control input of the key 3, the information input of which is connected to the output of the generator 2. The output of the key 3 is connected to the input of the adder 4 and the input of the counter 5, the output of which is connected to the 5th input of the trigger 8 o is connected to the control input of the key 9, the information input of which is connected to the output of the adder 4, the group of information inputs of which is connected to the output group of the multiplier .7, the group of inputs of which are connected to the output group of the counter 6, the information input of which is connected to the output of the key 9. The second the output of the spinner 1 is connected to the preset input of counter 6, the R input of trigger 8 and the reset input of counter 5 Digital, the frequency counter works as follows. The input signal is fed to the shaper 1. At the first shaper output, short pulses are generated following the frequency of the input signal. These pulses, before each measurement of the frequency, reset the counter 5, set the trigger 8 to the zero state and preset the counter 6. At the second output of the former 1, pulses are formed with a duration equal to the period of the input signal. These pulses arrive at the input of the key 3, opening it for a time equal to the period of the input signal. The pulses from the output of the key 3 are fed simultaneously to the input of the adder 4 and the counter 5. Upon expiration of the time -V where K is the conversion factor of the counter 5; i- is the pulse frequency of the generator 2; at the output of the counter 5, an overflow pulse arises, switching, trigger 8 into one state. This results in the opening of the key 9 and the pulses from the output of the adder 4 begin to arrive at the input of the counter 6. The adder 4 is used as a controlled frequency divider. In this case, the operation of the accumulating adder is described by the expression where dot is the increment of the pulse sequence about the input of the accumulating adder; - increment of the pulse sequence L at the output of the accumulating adder; 2, the multiplication factor, the code of which is fed to the group of inputs of the accumulating adder; ffl is the size of the group of inputs. The multiplication factor code AND is fed to the group of inputs of the adder 4 from the group of outputs of the multiplier 7, which is a combinational device for multiplying the codes. Combinational multipliers are implemented in the form of integrated circuits included in the latest developments of microprocessor-based microprocessor kits. Accepting that d - {v-dTxi (3) where T is the duration of the period of the measured frequency; N is the current value of the number in counter 6, expression (2) can be written as follows:, N ir-cJTx (5) The pulse sequence / 3 is integrated by counter 6. Then