SU1182428A1 - Аналого-цифровой девиометр - Google Patents
Аналого-цифровой девиометр Download PDFInfo
- Publication number
- SU1182428A1 SU1182428A1 SU833663878A SU3663878A SU1182428A1 SU 1182428 A1 SU1182428 A1 SU 1182428A1 SU 833663878 A SU833663878 A SU 833663878A SU 3663878 A SU3663878 A SU 3663878A SU 1182428 A1 SU1182428 A1 SU 1182428A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- inputs
- outputs
- memory
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
1. АКАЛОГО-ЦИФРОВОП ДЕВИОМЕТР , содержащий формирователь импульсов , блок .пам ти и последовательно соедиие1Гные аналого-цифровой преобразователь (АЦП), блок анализа, арифметический блок и .индикатор, о т л и ч аю щ и и с тем, что, с целью повышени точности измерени , в него введены второй блок пам ти, первый и второй блоки стробировани , генератор тока, сумматор и экспандер, при этом входом устройства вл етс вход формировател импзльсов, первый выход которого соединен с первым входом первого и вторым входом второго блоков стро- . бировани , второй выход формировател , импульсов соединен с первыми вторым входами соответственно второго и первого блоков стробировани , третий выход формировател импульсов соединен с управл ющим входом АЦП, второй выход которого соединен с третьими входами блоков стробировани , первый, второй и третий выходы которых соедиi нены с соответствующими входами блоков пам ти, четвертые входы которых (Л соединены с выходами генератора тока, а выходы блоков пам ти соединены с . сумматором, выход которого соединен с входом экспандера, выход которого соединен с сигнальным входом АЦП. N9
Description
2.Устройство по П.1, о т л и ч а;Ю щ е е с тем, что формирователь импульсов содержит элемент ИЛИ, блоки выделени переднего и заднего фронтов и усилитель-ограничитель, выход которого соединен с входами блоков вьщелени дереднего и заднего фронтов, выходы которых, вл сь первым и вторым выходами формировател; импульсов, соединены с входами элемента ИЛИ, выход которого вл етс . третьим выходом формировател импульсов .
3.Устройство по П.1, отличающеес тем, что каждый из блоков пам ти содержит чейку пам ти и |Три электронных ключа, при этом управ|л ю1цие входы электронных ключей вл ютс соответственно первым, вторым и (Третьим входами блоков пам ти, сигнальный вход первого электронного ключа вл етс четвертым входом блока пам ти, выход второго электронного ключа вл етс выходом блока пам ти, а его сигнальный вход соединен с выходом первого, сигнальным ; tвходом третьего электронных ключей и выходом, чейки пам ти, выход которой соединен с выходом третьего электоонного ключа.
Изобретение относитс к измерительной технике и может быть использовано в радиотехнических устандйках различного назначени .
Целью изобретени вл етс повышение точности измерени отклонений частоти.
На фиг.1 представлена блок-схема предлагаемого девиометра; на фиг.2 временные диаграммы, по сн ющие работу девиометра.
Девиометр содержит формирователь 1 импульсов, блоки 2 и 3 стробировани , блоки 4 и 5 пам ти, генератор 6 тока, сумматор 7, экспандер 8, АЦП 9, блок 10 анализа,, арифметический блок 11 и индикатор 12.
Вход формировател импульсов 1 вл етс входом устройства, первый выход формировател импульсов 1 соединен с первым входом первого 2 и вторым входом второго 3 блоков, а второй выход формировател 1 импульсов соединен с первым и вторым входами соответственно второго 3 и первого 2 блоков стробировани . Третий выход формировател 1 импульсов соединен с управл ющим входом АЦП 9, второй выход АЦП соединен с третьими входами блоков 2 и 3 стробирова-. ни , первый, второй и третий выходы которых соединены с соответствующими входами блоков 4 и 5 пам ти, четвертые входы которых соединены с выходами генератора 6 тока, а выходы соединены с входами сумматора 7, выход которого соединен с входом экспандера 8, выход которого соединен с сиг-, нальным входом АЦП 9, выход которого соединен с последовательно соединенными блоком 10 анализа, арифметическим блоком 11 и индикатором 12.
Формирователь 1 импульсов содержит усилитель-ограничитель 1.1, блок
1.2вьщелени переднего фронта, блок
1.3вьщелени заднего фронта, входы которых соединены с выходом усилител -ограничител 1.1, а выходы вл ютс первым и вторым выходами формировател импульсов 1 и соединены с входами элемента ИЛИ 1.4, выход ко;торого вл етс третьим выходом формировател импульсов.
Блоки пам ти 4 и 5 с здержа каждый три электронных ключа соответственно 4.1, 4.2, 4.3, 5.1, 5.2, 5.3, и чейки пам ти 4.4 и 5.4 Управл ющие входы электронных ключей 4.1, 4.2, 14.3, 5.1, 5.2, 5.3 вл ютс соответ-. 5 ственно первыми, вторыми и третьими входами блоков пам ти 4 и 5. Сигналь-, ные входы первых электронных ключей .4.1..и 5.1 вл ютс четвертыми входами блоков 4 и 5 пам ти, выходы элек-Тронных ключей 4.2 и 5.2 - выходами блоков 4 и 5 пам ти. Сигнальные входы вторых электронных ключей 4.2 и 5.2 соединены соответственно с выходами I первых 4.1 и 5.1, сигнальными входами третьих 4.3 и 5.3.электронных ключей 31 и выходами чеек 4,4 и 5.4 пам ти, выходы, которых соединены соответстве но с выходами третьих электронных ключей 4.3 и 5.3. Устройство работает следующим .образом.. Частотно-модулированный сигнал про межуточной частоты (фиг.2а) поступает на вход формировател импульсов 1 ,где .усилитель-ограничитель 1.1 преобразует сигнал в последовательность пр моугольных импульсов (фиг. 2б) ,а блоки выделени фронтов 1 .2 и 1. 3 выдел ют соот ветственно передние (фиг,2в) и задние ( фиг. 2г) фронты импульсной последовательности . Элемент ИЛИ 1.4 вьщает сум-. . марный поток фронтов (фиг. 2д) . По приходу на первый вход блока 2 стробировани переднего фронта он срабатывает и на его трех выходах возникают управл ющие сигналы, под действием которых ключ 4.1 замыкаетс , а ключи 4.2 и 4.3 размыкаютс . С этого момента за счет действи генератора тока 6 через замкнутый ключ 4.1 начинаетс рост напр жени в чейке 4.4 пам ти (фиг.2 е, ПО3.1). По приходу на пер вь1Й вход блока 3 стробировани заднего фронта происходит аналогичное срабатывание его и ключей 5.1. и 5.2 и 5.3 блока 5 пам ти,, в результате чего начинаетс рост напр жени на чейке 5.4 пам ти (фиг.2 ж,, поз.1) Указанный задний фронт воздействует так же на блок 2 .стробировани по ег второму входу, что приводит к размыканию ключа 4.1 и замыканию ключа 4.2, в результате чего на вход сумматора 7 подаетс с блока 4 пам ти уровень напр жени , достигнутый в чейке 4.4 пам ти за интервал времен между передним и задним фронтами (фиг.2 е,поз.2). Значение указанного напр же.ни однозначно зависит от дли тельности полупериода входного сигнала , .т.е. от его мгновенной частоты ;Прошедшее через сумматор 7 и экспан;дер 8 измер емое напр жение поступа;ет на вход АЦП 9 и поддерживаетс по :то нным в течение интервала времени, ;необходимого блоку АЦП 9 дл преобра зовани входного уровн в цифровой , код, вырабатывающийс при этом в АЦП управл ющий импульс Конец цикла поступает на третьи входы, блоков 2 и. 3 стообировани . Блок 2 по сво8 ему предшествующему состо нию оказываетс в отличие от блока 3 готовым к срабатыванию от упом нутого импульса , вследствие чего ключ 4.3 замыкаетс и происходит быстрое стирание (фиг.2 е, поз.З) напр жени в чейке 4.4 пам ти. В интервале времени до прихода на блок 2 стробировани следующего положительного фронта ключ 4.1оказываетс разомкнутым, а ключи 4.2и 4.3 - замкнутыми (фиг.2 е, поз. 4) ., Следующий положительный фронт, воздейству по.второму входу на блок 3 стробировани приводит к размыканию ключа 5.1 и замыканию ключа 5.2 ( фиг.2 ж, поз.2) и, кроме того, к повторению ранее описанного цикла работы блоков 2 и 4 (фиг.2 е,поз.5 и т.д.). Начина с момента прихода второго положительного фронта измер емое напр жение с блока 5 пам ти подаетс на АЦП. По завершении цикла преобразовани от импульса Конец цикла срабатывает подготовленный своим предшествующим состо нием логический блок 3, при этом замыкаетс ключ 5.3 (фиг.2 ж, поз.З). В замкнутом состо нии ключ 5.3 находитс до момента прихода следующего заднего фронта (фиг.2 ж, поз.4). Эпюры импульсов , .попеременно поступающих с 4 и 5 блоков пам ти на вход сумматора 7 показаны соответственно на фиг.2 з, и. Вид сигналов на входеи выходе экспандера 8 показан на.фиг.2 к,л, Из последовательности выдаваемых АЦП 9 кодов блок 10 вьщел ет коды максимального и минимального за цикл измерени числ.а. Указанные коды поступают в блок.11, где производитс вычисление соответствующих им значений наинизшей и наивысшей мгновенных частот или значений максимальных отклонений частоты сигнала от несущей частоты. Результат, измерений отображаетс на цифровом индикаторе 12, аким образом, повышаетс точность измерений, обусловленна высокой помехоустойчивостью способа оценки дпительности полупериодов, при котором искома величина определ етс временным положением ограничивающих измер емый полупериод фронтов и не зависит от степени искажени входного сигнала в промежутке между упом нутыми фронтами.
Claims (3)
1. АНАЛОГО-ЦИФРОВОЙ ДЕВИОМЕТР, содержащий формирователь импульсов, блок .памяти и последовательно соединенные аналого-цифровой преобразователь (АЦП), блок анализа, арифметический блок и индикатор, отличающийся тем, что, с целью повышения точности измерения, в него введены второй блок памяти, первый и второй блоки стробирования, генератор тока, сумматор и экспандер, при этом входом устройства является вход формирователя импульсов, первый выход которого соединен с первым входом первого и вторым входом второго блоков стро-. . бирования, второй выход формирователя, импульсов соединен с первым й вторым ' входами соответственно второго и первого блоков стробирования, третий выход формирователя импульсов соединен с управляющим входом АЦП, второй выход которого соединен с третьими входами блоков стробирования, первый, второй и третий выходы которых соедийены с соответствующими входами бло- $ ков памяти, четвертые входы которых соединены с выходами генератора тока, а выходы блоков памяти соединены с . сумматором, выход которого соединен с входом экспандера, выход которого соединен с сигнальным входом АЦП.
И·* □о ьо ьэ
2. Устройство по п.1, о т л и ч а.ю щ е е с я тем, что формирователь импульсов содержит элемент ИЛИ, бло-/ ки выделения переднего и заднего фронтов и усилитель-ограничитель, вы-, ход которого соединен с входами блоков выделения переднего и заднего фронтов, выходы которых, являясь первым и вторым выходами формирователя импульсов, соединены с входами элемента ИЛИ, выход которого является . третьим выходом формирователя импульсов.
3. Устройство по п.1, отличающееся тем, что каждый из бло ков памяти содержит ячейку памяти и ,три электронных ключа, при этом управ (ляющие входы электронных ключей являются соответственно первым, вторым и (Третьим входами блоков памяти, сигнальный вход первого электронного ключа является четвертым входом блока памяти, выход второго электронного ключа является выходом блока памяти, а его сигнальный вход соединен с выходом первого, сигнальным itвходом третьего электронных ключей и выходом, ячейки памяти, выход которой соединен с выходом третьего элекtdohhoto ключа.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833663878A SU1182428A1 (ru) | 1983-11-16 | 1983-11-16 | Аналого-цифровой девиометр |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833663878A SU1182428A1 (ru) | 1983-11-16 | 1983-11-16 | Аналого-цифровой девиометр |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1182428A1 true SU1182428A1 (ru) | 1985-09-30 |
Family
ID=21089632
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833663878A SU1182428A1 (ru) | 1983-11-16 | 1983-11-16 | Аналого-цифровой девиометр |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1182428A1 (ru) |
-
1983
- 1983-11-16 SU SU833663878A patent/SU1182428A1/ru active
Non-Patent Citations (1)
Title |
---|
Гитис Э.Н. Пискулов Е.А. Аналого-цифровые преобразователи.- М. Энергоиздат, 1981 с.147. , Авторское свидетельство СССР N 898338, кл. G 01 R 23/00, 1982. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0840449A3 (en) | Digital wave shaping circuit, frequency multiplying circuit, and external synchronizing method, and external synchronizing circuit | |
SU1182428A1 (ru) | Аналого-цифровой девиометр | |
RU2096788C1 (ru) | Статистический анализатор качества параметров электрической энергии | |
SU1277351A1 (ru) | Умножитель частоты следовани импульсов | |
RU140746U1 (ru) | Устройство сигнализации при допусковом контроле | |
SU1056191A1 (ru) | Стохастический преобразователь | |
SU1636783A1 (ru) | Цифровой преобразователь импульсного напр жени | |
SU942053A1 (ru) | Аналого-цифровой квадратор | |
SU983637A1 (ru) | Устройство дл измерени временных интервалов | |
SU1598173A2 (ru) | Реверсивное пересеченное устройство | |
SU1272257A1 (ru) | Устройство дл измерени длительности импульсных сигналов | |
SU1280394A1 (ru) | Многоканальное устройство дл вычислени модульной функции | |
SU1100605A2 (ru) | Измеритель повтор ющихс интервалов времени | |
SU1081785A1 (ru) | Врем импульсный компаратор | |
SU1723560A1 (ru) | Способ преобразовани временного сдвига между двум сигналами и устройство дл его осуществлени | |
SU1483253A1 (ru) | Устройство дл формировани импульсов начала отсчета в измерител х перемещений | |
SU1448394A2 (ru) | Умножитель частоты | |
SU1029193A1 (ru) | Гибридное вычислительное устройство | |
SU1698992A2 (ru) | Преобразователь длительности импульсов в цифровой код | |
SU1242845A1 (ru) | Способ измерени сдвига фаз | |
SU1495724A2 (ru) | Измеритель длительности фронтов импульсов | |
SU531270A1 (ru) | Устройство дл фиксации центров сигналов случайной последовательности | |
SU1444942A1 (ru) | Устройство дл измерени характеристик аналого-цифровых преобразователей | |
SU607351A1 (ru) | Демодул тор частотно-манипулированных сигналов | |
SU682846A1 (ru) | Устройство дл измерени параметров электрических сигналов |