SU1181568A3 - Устройство дл отображени телетекста на экране телевизионного приемника - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ОТОБРАЖЕНИЯ ТЕЛЕТЕКСТА НА ЭКРАНЕ ТЕЛЕВИЗИОННОГО ПРИЕМНИКА, содержащее демодул тор и блок формировани  видеосигнала, подключенный к телевизионному приемнику, отличающеес  тем, что, с целью расширени  области применени  устройства путем обеспечени  возможности отображени  глаз-диаграммы дл  проверки демодул тора, в него введены модул тор, генератор несущей частоты, подключенный к первому входу модул тора, преобразователь испытательных цифровых сигналов, генератор испытательных цифровых сигналов, содержащий первьй генератор синхроимпульсов , подключенный к первому элементу И, первому и второму счетчикам, сдвигающему регистру и делителю частоты , соединенному с компаратором. подключенным к первому формирователю импульсов, соединенному с блоком синхронизации, подключенным к первому блоку регулировани  уровн  сигнала , компаратору, третьему счетчику , второму элементу И, св занному с третьим счетчиком, первому триггеру, соединенному с третьим элементом И и элементом НЁ-И, подключенным к второму триггеру, соединенному с третьим элементом И, подключенным к второму счетчику, соединенному с вторым элементом И, и к первому счетчику, подключенному к сдвигающему регистру, третьему триггеру и первому элементу ИЛИ, соединенному через инвертор с первым элементом И, подключенным к СО третьему триггеру и генератору случайных чисел, соединенному с вторым элементом ИЛИ, св занньм с третьим триггером и сдвигающим регистром,подключенным к третьему элементу ИЛИ, подключенному к элементу НЕ-И и второму блоку регулировани  уровн  сиг00 нала, соединенному через второй формирователь импульсов с сумматоромО1 усилителем, подключенным к второму Од входу модул тора и первому формиро00 вателю импульсов, соединенному с первым блоком регулировани  уровн  сигнала, а выход модул тора подключен к входу демодул тора, преобразователь испытательных цифровых сигналов содержит первый разделительный элемент, вход которого подключен к выходу деге модул тора, а выход первого разделительного элемента подключен к видеоусилителю , соединенному с селектором синхроимпульса, вторым разделительным элементом, детектором и блоком регенерации сигналов, подключенным к бло

Description

ку фазовой синхронизации и детектору, соединенному с первым блоком квантовани , формирователем сигнала рассогласовани  и четвертым счетчиком, подключенным к второму блоку квантовани , детектору ошибок и блоку фазовой синхронизации, соединенному с детектором ошибок, вторым генератором синхроимпульсов и п тым счетчиком, подключенным к детектору .ошибок, блоку кодировани , формирователю входного сигнала и формирователю сигнала рассогласовани , соединенному с детектором ошибок и шестым счетчиком, подключенным к блоку .пам ти и генератору пилообразного сигнала, соединенному с первым блоком квантовани , подключенным к ограничителю уровн  сигнала , соединенному с вторым разделительным элементом и вторым блоком квантовани , соединенным с блоком кодировани , соединенным с формирователем выходного сигнала, выход которого соединен с входом блока формировани  видеосигнала, а входы формировател  выходного сигнала подключены к блоку пам ти, селектору синхроимпульса , блоку разделени  сигналов и детектору ошибок, соединенному с третьим блоком квантовани , соединенным с ограничителем уровн  сигнала , генератором пилообразного сигнала , соединенным с блоком кодировани  и блоком пам ти.

Изобретение относитс  к вычислительной и телевизионной технике и предоставл ет собой устройство дл  испытани  демодул тора телевизионного приемника телетекста, в котором производитс  индикаци  глаз-диаграммы на экране телевизионного приемника , что позвол ет оценить качество демодул тора телевизионного приемника , так как демодул торы составл ют наиболее у звимое звено в цепи передачи . Целью изобретени   вл етс  расширение области применени  устройства путем обеспечени  возможности отобра жени  глаз-диаграммы дл  проверки демодул тора. На фиг,1 представлена часть блоксхемы устройства дл  отображени  телетекста на экране телевизионного приемника, котора  участвует в формировании глаз-диаграммы; на фиг.2 блок-схема генератора испытательных цифровых сигналов; на фиг. 3 - эпюры сигналов генератора испытательньЬс цифровых сигналов; на фиг. 4 - блоксхена преобразовател  ис.пытательньгх цифровых сигналов;на фиг.5 - блок-схем детектора;на фиг.6 - эпюры сигналов, соответствующих работе детектора| на фиг.7 - схема блока регенерации сигналовJ на фиг.В - схема шестого счетчика; на фиг.9 - диаграмма напр жени  на выходе генератора пилообразного сигнала и его соответстви  строкам телевизионного отображени ; на фиг.10 - схема блока кодировани } на фиг.11 - схема блока фазовой синхронизации на фиг.12а - эпюры сигналов , поступающих на вход преобразовател  испытательных цифровых сигналов- , на фиг.12в - эпюры сигналов, формируемых генератором синхроимпульсов; на фиг.13 - эпюры сигналов блока фазовой синхронизацииJ на фиг.14 схема формировател  сигнала рассогласовани ; на фиг.15 - эпюры сигналов формировател  сигнала рассогласовани ; на фиг.16 - глаз-диаграмма, отображаема  на экране телевизионного приемника. Устройство содержит телевизионньй приемник 1, демодул тор 2, блок 3 формировани  видеосигнала, генератор 4 несущей частоты, модул тор 5, преобразователь 6 испытательных цифровых сигналов, генератор 7 испытательных цифровых сигналов, первый генератор 8 синхроимпульсов, первый элемент И 9, первьй счетчик 10, второй счетчик 11, сдвиганщий регистр 12, делитель 13 частоты, компаратор 14, первый формирователь 15 импульсов, блок 16 синхронизации , первый блок 17 регулировани  уровн  сигнала, третий счетчик 18, второй элемент И 19, первый триг31 rep 20, третий элемент И 21, первый элемент НЕ-И 22, второй триггер 23, первый элемент ИЛИ 24, первьй инвертор 25, третий триггер 26, генератор 27 случайных чисел, второй элемент ИЛИ 28, третий элемент ИЛИ 29, Второй блок 30 регулировани  уровн  сигнала, первый формирователь 31 импульса , второй формирователь 32 импульса , сумматор-усилитель 33, первьй разделит.ельньш элемент 34, видео усилитель 35, селектор 36 синхроимпульса , второй разделительный элемент 37, детектор 38, блок 39 регенерации сигналов, блок 40 фазовой синхронизации, первьш блок 41 кванто вани , формирователь 42 сигнала рассогласовани , четвертый счетчик 43, второй блок 44 квантовани , селектор 45 ошибок, второй генератор 46 синхроимпульсов , п тый счетчик 47, блок 48 кодировани , формирователь 49 выходного сигнала, шестой счетчик 50, блок 51 пам ти, генератор 52 пилообразного сигнала, ограничитель 53 уровн  сигнала, блок 54 разделени  сигналов, третий блок 55 квантовани  второй компаратор 56, четвертый триг гер 57, п тьй триггер 58, усилитель 59, четвертый элемент И 60, импульс 61опорной строки, полезные импульсы 62строки, импульсы 63 и 64 срабатывани  триггера 57, третий компаратор 65,первьй дифференциальньй усилител 66,третий разделительньй элемент 67 резисторы 68-70,LC контур 71, второ дифференциальный усилитель 72, шесто триггер 73, первый двоичньй счетчик 74, второй двоичньй счетчик 75, п тьй элемент И 76, второй элемент НЕ-Й 77 второй 78 инвертор, выходы 79 и 80 второго двоичного счетчика 75, аналого-цифровой преобразователь 81, оп рационньй усилитель 82, третий диффе ренциальньй усилитель 83, седьмой триггер 84, восьмой триггер 85, линию 86 задержки, регистр 87, дешифра тор 88, мультиплексор 89, третий инвертор 90, третий элемент НЕ-И 91, четвертьй элемент ЙЕ-И 92, дев тый триггер 93, транзистор 94, диод 95, генератор 96 тока, четвертьй компаратор 97, квантователь 98, прерьшател 99, дес тьй триггер 100, седьмой счетчик 101, одиннадцатьй триггер 102, четвертый инвертор 103. Устройство дл  отображени  телетекста содержит телевизионньй приемник 1, генератор 7 испытательных цифровых 684 сигналов, преобразователь 8 испытательных цифровых сигналов, модул тор 5 и генератор 4 несущей частоты. Видеовыход генератора 7 соединен с входом модул тора 5, несущий вход которого соединен с выходом генератора 5 несущей частоты. Высокочастотньй выход модул тора 5 соедийен с входом ВЧ испытываемого телевизионного приемника 1. Видеовыход демодул тора 2 телевизионного приемника 1 соединен с входом преобразовател  6 испытательных цифровых сигналов, выход которого соединен с видеовходом блока 3 формировани  видеосигнала телевизионного приемника 1. Генератор 7 испытательных цифровых сигналов содержит кварцевый первый генератор 8 синхроимпульсов, выход которого 1i посылает синхронизирующий сигнал, который распредел етс  по остальным цеп м генератора 7. Выход программируемого делител  13 частоты соединен с первым входом фазового компаратора 14, выход которого соединен с управл ющим входом первого формировател  15 импульсов, выход которого соединен с входом блока 16 синхронизации . Блок 16 синхронизации имеет первый выход, которьй соединен с вторым входом фазового компаратора 14 и с входами третьего счетчика 18 и второго элемента И 19, второй выход блока 16 соединен с управл клдим входом третьего счетчика 18 и с входами двух триггеров 20 и 23, соединенных последовательно, третий выход блока 16 соединен с входом первого блока 17 регулировани  уровн  сигнала . Выход второго счетчика 11 соединен с входом третьего элемента И 21, выход которого соединен с входом первого счетчика 10 и с входом синхронизирующего сигнала триггеров 20 и 23. Выход первого разделительного элемента 34 соединен с первым входом сумматора-усилител  33. Выход Q триггера 23 соединен с вторым входом третьего элемента И 21. Выход счетчика 11, выход Q Триггера 20 и выход 3 триггера 23 соответственно соединены с входами элемента НЕ-И 22, имеющего три входа, а выход элемента НЕ-И 22 соединен с входом третьего элемента ИЛИ 29. Выход первого элемента 9 соединен с входом генератора 27 случайных чисел, выход первого счетчика 10 соединен с входом установлени  в начальное состо ние сдвигающего регистра 12. Выход генератора 27 соединен с входом второго элемента ИЛИ 28, выход которого соединен с информационным входом регистра 12, на которьй также подаетс  синхронизирующий сиг нал. Выход регистра 12 соединен с вторым входом третьего элемента ИЛИ 29 выход которого соединен с вторым блоком 30 регулировани  уровн  сигнала, выход которого соединен с входом второго формировател  31, выход которого соединен с вторым входом сумматора-усилител  33. Выход сумматора-усилител  33 составл ет выход генератора 7 испытательньгх цифровых сигналов. Кварцевый генератор 8 посьтает синхронизирующий сигнал fi с частотой , т.е. с частотой двоичных элементов . Делитель 13 частоты  вл етс  программируемым цифровым делителем, способным делить частоту принимаемоI го сигнала генератора 8 на целое число п. Выходной сигнал делител  13 определ ет частоту формировател  15, котора   вл етс  строчной частотой телевизионного сигнала, образуемого генератором 7 испытательных циф ровых сигналов. Блок 16 синхронизации принимает от формировател  15 сигналы строчной частоты и из них образует на первом и втором выходах логические сигналы синхронизации строки и полукадра и на третьем выхо де - сигнал синхронизации, полностью сформированный в соответствии со стандартом испытываемой сети телепередачи данных. Второй выход блока 16 синхронизации соединен с входами счетчика 18 и элемента И 19, который также прини мает синхронизирующие сигналы генера тора 8. Счетньй вход третьего счетчика 18 соединен с первым выходом блока 16 синхронизации,- и вход установки в начальное состо ние - с вторым выходом блока 16. Выход счетчика 18 соединен с входом второго элемента И 19, второй вход которого соедин с первым выходом блока 16, Выход эле мента И 19 соединен с входом достоверности второго счетчика 11, содержащего синхронизирующий вход. Счетчи 18, который принимает сигналы синхро низации полукадра и строки блока 16 синхронизации, возбуждает свой выход только видимыми строками. Счетчик 11 возбуждает свой выход только во врем  полезной длительности строки, т.е. когда она не активируетс  в течение примерно 10,5 МКС в начале строки, а также по истечении 63,5 мкс, что легко достигаетс  путем отсчета. Выход счетчика 11 посылает двоичные единицы дл  каждой видимой строки мезвду моментом начала пакета и концом пакета максимальной длительности. Из этого следует, что счетчик 11 посылает 1 дл  каждой видимой строки во врем  длительности строки, предусмотренной дл  передачи пакетов. Триггер 20 устанавливаетс  в нулевое состо ние при каждом приеме синхронизации растра. Когда первый синхронизирующий сигнал, который соответствует вводу первой строки, поступает от счетчика 11, как это показано на фиг.За, и подаетс  на триггер 20, его выход fl. переходит в 1 (фиг.36), состо ние триггера 23 не измен етс . Выход элемента 22 посылает тогда сигнал , соответствующий сигналу, показанному на фиг.3с(. При приеме второго сигнала, поступающего от счетчика 11, триггер 23 измен ет состо ние, как показано на фиг.3с. Элемент 22 оказьшаетс  запертым дл  всех последующих строк. Наоборот, элемент 21, который был заперт во врем  первой строки, отпираетс  дл  последующих строк, как это показано на фиг.Зе. Счетчик 10 принимает синхронизирующий li сигнал от генератора 8 и от элемента 21 дл  каждой видимой строки за исключением первой. Дл   сности изложени  счетчик 10 изображен в форме регистра, содержащего столько же выходных точек, сколько двоичных элементов, несущих информацию в строке . Перва  выходна  точка соединена с входом установки в 1 триггера 26, тогда как последн   выходна  точка соединена с входом установки в О триггера 26. Выход 1 триггера 26 соединен , с одной стороны, с входом первого элемента И 9 с трем  входами, и с другой стороны, с вторым входом второго элемента ИЛИ 28. Причём две вькоднью точки, в частности а и Ь, соединены с входами первого элемента ИЛИ 24, выход которого соединен через инвертор 25 с вторым входом элемента И 9. Третий вход элемента И 9 принимает синхронизирующие сигналы Л. Выход элемента И 9 соединен с входом генератора 27 случайных чисел. Генератор 27 посьшает дл  каждого синхро низирующего сигнала, проход щего через элемент И 9, двоичный элемент, составл ющий часть случайной последо вательности. Дл  тактов, соответствующих выходам а и b счетчика 10, соединенным с элементом ИЛИ 24, счетчик .10 посылает тот же сигнал, что и в предшествующий момент. Перед тактом, соответ ствующим первой выходной точке, и после такта, соответствующего последней выходной точке, элемент ИЛИ 28 посылает О, так как вход элемента ИЛИ 28 соединен с выходом триггера 26, которьй вследствие этого уста навливаетс  в нуль. В описываемом примере генератор 27 посьшает псевдослучайную последовательность из 2047 двоичных элементов ,. полученных делением по модулю два многочлена единица с последующе бесконечностью нулей на многочлен Х +Х2+1. Эта последовательность не , содержитс  целое число раз в полукадре и дает измен ющуюс  структуру. Можно фиксировать эту структуру, вно устанавлива  в начальное состо ние делитель в начале каждого полукадра. Сдвигающий регистр 1 2 имеет ем-: (кость два байта и содержит параллель ные входы ввода данных, соединенные поочередно с источником напр жени  и массой,что позвол ет вводить в него данные в виде двух октав, кажда  из которых имеет следующий состав: 101010101. Начальньй вход ввода данных регистра 12 соединен с первой вы ходной точкой счетчика 10. Регистр 12, которьй принимает синхронизирующие сигналы на своем смещающем входе открьшаетс  в сторону элемента ИЛИ 29 При каждом выходе двоичного элемента регистра 12 записываетс  новый двоич ньй элемент, поступающий с выхода элемента ШШ. 28, т.е. поступающий от генератора 27 или от триггера 26. Блоки 17 и 30 регулировани  уровн сигнала, а также формирователи 31 и 32  вл ютс  классическими схемами в области телевидени  и передачи данных . Сумматор-усилитель 33  вл етс  устройством согласовани  полного сопротивлени . В кажцом полукадре, име  в виду видимую часть изображени , генератор 7 испытательных цифровых сигналов посьшает первую строку, полезна  часть которой состоит из 1, посыпаемых триггером 23 через элемент ИЛИ 29, затем последовательность строк, полезна  часть которых состоит из двух октав синхронизации двоичных элементов , затем последовательность псевдослучайных двоичных элементов. Выходной генератор 7 служит модулирующим сигналом в модул торе 5, который посылает модулированный сигнал на вход ВЧ испытываемого телевизионного приемника 1. В последнем сигнал демодулируетс  в демодул торе 2, чтобы затем подать его на вход преобразовател  6 испытательных цифровых сигналов. Преобразователь 6 содержит видеоусилитель 35, на который видеосигнал подаетс  через первый разделительньй элемент 34, вьшолненный в виде конденсатора , и выход которого соответственно соединен с входом селектора 36 синхроимпульса, с входом второго разделительного элемента 37, выполненного в виде конденсатора С2, с входом детектора 38 и с входом блока 39 регенерации сигналов. Выход второго разделительного элемента 37 соединен с входом блока 55 квантовани  и с входом ограничител  53 уровн , выход которого соединен, с входом первого блока 41 квантовани  и с входом второго блока 44 квантовани . Выход блока 41 квантовани  соединен с входом генератора 52 пилообразного сигнала, выход которого соединен с управл ющим входом блока 55 квантовани  и с управл ющим вхоДОМ блока 48 кодировани . Выход блока 44 квантовани  соединен с входом сигнала блока 48 кодировани . Детектор 38 содержит два выхода. Первый выход детектора 38 посылает сигнал детектировани  опорной строки и соединен с управл кицим входом первого блока 41 квантовани  и с входом установки в начальное состо ние шестого счетчика 50 строк. Второй выход детектора 38 посыпает сигнал дл  каждой полезной строки, не счита  первой, и соединен с входом установки в начальное состо ние четвертого счетчика 43. Второй, выход детектора 38 также посылает сигнал достоверности и соединен с управл кнцим входом блока 39 регенерации сигналов. Четвертьм счетчик 43 содержит четыре выхода. Первьй выход счетчика 43

соединен с управл ющим входом блока 4А квантовани . Второй выход счетчика 43 посылает пусковой сигнал и соединен с управл ющим входом селектора 45 ошибок. Третий и четвертый выходы 5 счетчика 43 посылают управл ющие сигналы при различных моментах и соединены с соответствующими управл ющими входами блока 40 фазовой синхронизации .О

Вход сигнала блока 40 фазовой синхронизации соединен с выходом второго генератора 46 синхроимпульсов, например кварцевого. Блок 40 фазовой синхронизации имеет еще один управл ющий 15 вход, соединенный с выходом блока 39 регенерации очереди, и управл ющий вход, на который подаетс  сигнал с частотой строки F. Выход фазового блока 40 фазовой синхронизации соеди-20 нен с входом синхронизирующего сигнала селектора 45 ощибок и с входом п того счетчика 47 двоичных элементов. Выход блока 39 регенерации сигналов также соединен с управл ющим входом 25 счетчика 43

Счетчик 47 двоичных .элементов содержит три выхода. Первый выход счетчика 47 подает сигнал подтверждени  30 достоверности и соединен с управл ющим входом селектора 45 ошибок и с входом установки в начальное состо ние блока 48 кодировани . Второй выход счетчика 47 посылает сигнал, ука-35 зьшакщий середину строк, и соединен со схемой формировател  42 сигнала рассогласовани . Третий выход счетчика 47 соединен с входом формировател  49 выходного сигнала, генерирую- 40 щего сигнал визуализации.

Выход селектора 36 синхроимпульса соединен с входом Формировател  49 выходного сигнала и с входом блока 54 разделени  сигналов, посьшающего на 45 свой выход сигнал с частотой строки Рц .

Выход третьего блока 55 квантова , ни  соединен с информационным входом селектора 45 ощибок. Выход шестого 50 счетчика 50 строк, которьй практически содержит несколько шин, соединен с соответствук цим входом цепи генератора 52 пилообразного сигнала и с соответствующими входами блока 55 51 пам ти, выход которого соединен с входом формировател  49 выходного сигнала.

Видеоусилитель 35 образует входно каскад, посылающий видеосигнал под очень слабым полным сопротивлением. Первьй разделительный элемент 34 видеоусилител  35 преп тствует передаче посто нной составл ющей. Селектор 36 синхроимпульса выдел ет из видеосигнала сигнал синхронизации, которьй вновь вводитс  в формирователь 49, которьй может таким образом на своем выходе формировать полньй видеосигнал дл  телевизионной трубки. Блок 54 разделени  сигналов позвол ет получать на основе полного синхросигнала сигнал с частотой строки pj , используемьй в ограничителе 53 уровн  ограничени  сигнала, блоке 40 фазовой синхронизации, формирователе 42 сигнала рассогласовани  и счетчике 50 строк.

Детектор 38 служит дл  детектировани  первой строки, сформированной из l, а также начал пакетов. Детектор 38 (фиг.5) содержит усилитель 59, вход - которого соединен с выходом видеоусилител  35, вход + с массой. Выход усилител  59 соединен со входом четвертого триггера 57, выход которого Q соединен с входами блока 3 и счетчика 43 и с входом четвертого элемента И 60, выход которого соединен с входами первого блока 41 квантовани  и формировател  42 сигнала рассогласовани . Выход G триггера 57 соединен с входом триггера 58, выход которого U соединен с вторым входом четвертого элемента И 60.

Сигнал на фиг.ба представл ет собой , образованньй в видеоусилителе 35 в момент получени  опорной строки 61, сопровождаемой полезными импульсами 62 строки. Этот сигнал не содержит непрерывной составл ющей.

Строка сигналов, вьщаваема  триггером 58, содержит только 1, откуда ее посто нна  амплитуда. Средн   величина сигн-ала на фиг.ба обозначен  как Vf.pg,.gg . Вход + усилител  59 находитс  под потенциалом массы , выход усилител  59 формирует сигнал (фиг.бв), т.е. части сигнала, поданного вьппе средней величины. Посто нна  времени триггера 57 выбираетс  равной нескольким микросекундам (менее 10 мкс), кроме того, триггер 57 предполагаетс  повторно спускаемым . Из этого следует, что перва  передача импульса 61 строки генерирует пр моугольньй импульс 63, длительность которого равна С посто нной времени триггера 57, однако дл  последующих строк триггер 57 остаетс  в рабочем состо нии дл  импульсов всей строки и даже сверх того, как показывает пр моугольньй импульс 64.Задний фронт, импульса 63 деблокирует триггер 58, посто нна  времени которого немного меньше длительности растра. Выходной сигнал четвер того элемента И 60 имеет вид, показанный на фиг.бе. I Блок 39 регенерации сигналов ( фиг.7), содержит третий компаратор 65,состо щий из первого дифференциального усилител  66, вход - которого соединен с выходом видеоусилител  35 через тр,етий разделительньм элемент 67. При посто нном токе вход + соединен с массой через резистор 69, а вход - через резистор 68. Вы ход усилител  66 соединен через резистор 70,  вл ющийс  сопротивлением св зи, с .Lt контуром 71, средн   точка индуктивности L которого соединена с массой. Выводы емкости t LC контура 71 соединены соответственно с входами второго дифференциального усилител  72. LC контур 71 настроен на 3,1 МГц дл  устранени  составл ющих шума - паразитной модул ции ширины пр моугольных сигналов. Выходы подтверждени  достоверности дифференциальных усилителей 66 и 72 соединены с выходом детектора 38. Та ким образом сигнал, профильтрованный LC контуром 71, повторно квантуетс  в усилителе 72, выход которого соединен , с одной стороны, через шестой триггер 73 с одним устойчивым состо  нием с входом блока 40 фазовой синхронизации , и с другой стороны, к счетчику 43. Счетчик 43 представл ет собой регистр сдвига с восьмью ступе н ми (не показан), у которого два вы хода регистра соединены d входами элемента ИЛИ, выхой которого соединен с управл ющим входом второго блока 44 квантовани . Практически выход элемента ИЛИ определ ет пр моугольньй сигнал времени, в течение которого блок 44 квантовани  определ ет среднюю величину сигнала, который на нее подаетс  в течение того же времени, третий выход регистра .счетчика 43 определ ет начало ана6812 лиза данных и соединен с селектором 45 ошибок. Четвертый и п тый выходы соединены с блоком 40, фазовой синхронизации . Ограничитель 53 уровн  сигнала  вл етс  классической схемой, позвол ющей определ ть уровень О В дл  черных зон дл  строчных сигналов, подаваемых на блоки 41 и 44 квантовани . Блок 41 квантовани  состоит, например , из квантовател  - составител  блоков, которьй интегрирует в конденсаторе максимальную величину напр жени  сигнала 61 (фиг.ба) во врем  длительности пр моугольного сигнала 63, который на него подаетс  с первого выхода детектора 38. Затем блок 41 квантовани  подает посто нно напр жение, равное напр жению, записанному в запоминающем устройстве, в конденсаторе, т.е. максимальное напр жение . кривой 61. Блок 44 квантовани  содержит низкочастотный фильтр, за которым следует квантователь-составитель блоков, который приводитс  в действие во врем  пр моугольного сигнала времени, определ емое выходом первого счетчика 43. {..... Счетчик 50 строк состоит из двух двоичных счетчиков 74 и 75 с четырьм  ступен ми, установленными последовательно . Входы установки в начальное состо ние счетчиков соединены с выходом формировател  42 и загружены максимально в начале каждого полукадра , т.е. дл  группы счетчиков в 255. Счетчик 50 также содержит п тый элемент И 76, вход которого принимает сигнал строчной частоты f и выход которого подаетс  на вход отсчетов двоичных счетчиков 74 и 75. Выход 79 высшего разр да счетчика 75 соединен с входом инвертора 78, выход которого соединен с входом элемента НЕ-И 77, второй вход которого, как и второй вход элемента И 76, соединен с выходом 80 переноса счетчика 75. Выходы счета счетчика 74 и выходы счета счетчика 75 за исключением выхода 79 старших разр дов соединены параллельно, так что выход элемента НЕ-И 77 соединен с соответствуннцими входами блока 51 пам ти и с соответствующими входами цифровых данных аналого-цифрового преобразовател  81 генератора 52 пилообразного сигнала. 131 Когда содержимое счетчиков 74 и 75 выше или равно 128, выходы 79 и 8 наход тс  каждый на 1, так как инвертор 78 имеет 1 и О на входах элемента НЕ-И 77, который формирует 1. Когда содержание счетчиков меньше .или равно 127, на выходе 79 находитс  О, на обоих входах элемента НЕ-И 77 наход тс  1 и генера тор 96 формирует О. Что касаетс  блока 51 пам ти и преобразовател  81 то во врем  отсчета все происходит так, как если бы их входы старших разр дов были непосредственно соединены с выходом 79. Когда содержимое счетчиков 74 и 75 составл ет нуль в конце отсчета, выход 80 переноса переходит в О, на входах элемента НЕ-И 77 наход тс  О и 1 и генератор 96 формирует 1, что приводит к подаче величины 128 на входы блока 51 пам ти и преобразовател  81 до следующего ввода данных в счетчик 74 и 75 при следующем растре. Аналого-цифровой преобразователь 81 вл етс  преобразователем, например , типа МС 1408, выпускаемого фирмой Мотрола, и имеет первую клемму соединенную с массой через сопротивление R3, вторую клемму,соединенную с выходом блока 41 квантовани , посылающего напр жение . через сопротивление R 3, и третью клемму, соединенную с выходом блока 41 квантовани  через сопротивление R 2 и с входом - операционного усилител  82. Вход + операционного усилител  82соединен с массой через соответствующее сопротивление, и ее выход соединен с ее входом - через сопротивление R1 .Треть  клемма преобразовател  81 посылает ток,равньй ,,/ /R,, где коэффициент   выводитс  из следующей формулы с А /2+А2 /4+Аз /8+.+AV256, ГJ) где величины с А по А обозначают двоичные величины, подаваемые на входы того же номера преобразовател  81. Значение а измен етс  от О до 255/256, т.е. практически от О до 1. Напр жение Е на выходе усилител  82 вьшодитс  из следующей формулы E4Ri/f 5)«VKC-(Ri/R2)VMc,KC Величины сопротивлений R - К вы браны: Ом, R2 12800 Ом и 6814 Ом, что дает линейное изменение Е в зависимости от ч , показанное на фиг.9. В начале отсчета, т.е. с видимой части полукадра, имеем с(:1, откуда Е .(114/100) и в конце отсчета, т.е. в конце видимой части растра имеем: , откуда Е (14/100)Умо,кс Видно, что спад напр жени , обеспечиваемый генератором 52 измен етс  линейно от 1, - 0,14V,c. Такой спад выбран дл  того, чтобы обеспечить в начале анализа ошибок порог решени  вьш1е максимального уровн  видеосигналов, и в конце анализа - отрицательньй порог решени . На фиг.9 в первой колонке показаны величины (с точностью коэффициента (,j. /100)Е), измен ющиес  между О и 100. Во второй колонке показаны значени  адресов блока 51 пам ти , дл  которых последние посылают сигнал маркировки на формирователь 49. Во врем  отсчета счетчиками 74 и 75, когда счет на выходе достигает величины, указанной во второй колонке выще, соответствующа  строка оказываетс  маркированной на экране телевизора . Выбранные величины соответствуют маркировке всех 10% между величинами 0-100 первой колонки. Блок 48 кодировани  (фиг.10) со- держит дифференциальньш усилитель 83, вход которого соединен с выходом генератора 52, другой вход блока 48 соединен с выходом блока 44 квантовани , посылающего напр жение Усреднее Вход подтверждени  достоверности блока 48 соединен с выходом F,, . Выход усилител  83 соединен со входом PS триггера 84, второй Вход которого соединен с выходом F V . Выход Q триггера 84 соединен с входом D синхронизирующего сигнала триггера 85, выход которого Q соединен с формирователем 49, и вход установки в начальное состо ние которого Р соединен с выходом счетчика 47. Блок 40 фазовой синхронизации представлен на фиг.11. Принимающий сигнал находитс  в заданной фазе, определ емой фазой генератора 8 (фиг.2), и имеет частоту, равную h(. Блок 40 фазовой синхронизации имеет частоту, определ емую частотой генератора 46, эта частота выбираетс  равной (п-2)

. При начале передачи каждого пакета производ т совмещение фазы двух импульсов, соответствующих синхронизирующим сигналам на кривых 12а, Ь, тогда имеют вдоль линии сдвиг, который измен етс  линейно между двум  синхронизирующими сигналами. Назначение блока 40 фазовой синхронизации состоит в создании посто нного смещени  по фазе сигналов, посьтаемых генератором 46 синхроимпульсов и блоком 39 регенерации сигналов, чтобы получать эту. начальную установку фазы . Б преобразователе 6 принимаемый сигнал подаетс  на блоки 39 регенерации сигналов. Выход генератора 46 синхроимпульсов соединен с наход щейс  на входе блока 40 линией 86 задержки содержащей четыре выхода соответственно смещенных на Т/В, где Т - период генератора 46. Эти четыре выхода соответственно соединены с четырьм  входами регистра 87. Состо ние этих выходов запоминаетс  по команде, поступающей от счетчика 43, котора  характёризует фазу очереди. Состо ние регистра 87, декодированное дешифратором 88, адресуетс  мультиплексору 89, который выбирает соответствующую фазу из линии 86 задержки. Таким образом , получают предварительное фазовое смещение. Сигнал, посьшаемьй мультиплексором 89,  вл етс  сигналом, фаза которого смежна с фазой очереди, по крайней мере, с точностью Т/8.

Выход мультиплексора 89 соединен с входом инвертора 90, выход которого соединен с входом элемента НЕ-И 91, выход которого соединен с входом элемента НЕ-И 92, кроме того, с вторым входом элемента НЕ-И 91 и, наконец , с входом D синхронизирующего сигнала триггера 93. Выход Q триггера 93 соединен с вторым входом элемента НЕ-И 92, вход D соединен с четвертым входом счетчика 43, вход Р установки 1 соединен с третьим входом счетчика 43 и вход RAZ соединен с выходом блока 39 регенерации сигналов. Выход элемента НЕ-И 92 соединен с базой транзистора 94, эмиттер которого соединен с массой, а коллектор соединен соответственно с анодом диода 95, с массой через конденсатор С4, с выходом гене1)атора 96 тока и входом компаратора 97. Катод диода 95 соединен с массой через конденсатор С5, с входом квантовател 

98, выход которого соединен с рторым входом компаратора 97, и наконец, с контактом прерывател  99, который управл етс  строчной частотой f .

Выход компаратора 97 соединен с входом одностабильного триггера 100, который посылает сигнал синхронизации приема.

На фиг.13а показаны импульсы, полученные на основе переходных процессов очереди на выходе триггера 73 и которые  вл ютс  активными на входе RAZ триггера 93 на основе четвертого импульса. На фиг.13Ь показаны .импульсы, полученные на передних фронтах синхронизирующего сигнала, поданного на вход синхронизирующего сигнала триггера 93. Импульсы на фиг.13t формируютс  посредством инвертора 90 и элемента НЕ-И 91, сформированные импульсы подаютс  на элемент НЕ-И 92.

На фиг.13а показана форма волны сигнала на выходе Q триггера 93. На фиг.13с1 показана форма волны сигнала на выходе элемента НЕ-И 92. На фиг.13Е показана форма волны сигнала на аноде диода 95, т.е. напр жение зар да конденсатора С4. На фиг.13 показана форма сигнала на катоде диода 95, т.е. напр жение зар да конденсатора С 5.

Врем  Т , которое протекает между передним фронтом синхронизирующего сигнала (фиг.13 fe) и переходным процессом в очереди (фиг.13о(), вычисл етс  триггером 93. Полученный пр моугольный сигнал (фиг.13) преобразуетс  в напр жение зар дом конденсатора С 5 в течение соответствующего времени , что до конца очереди соответствует одному зубцу пилы, максимальна  величина которого V непосредственно зависит от ширины пр моугольного сигнала .

Когда конденсатор С4 зар жен до максимальной величины, диод 95 больше не проводит ток. Эта максимальна  величина записываетс  в блоке пам ти в квантователе 98 и служит затем опорной величиной. Действительно, при 16-ом двоичном элементе очереди вход Р триггера 93 принимает сигнал от счетчика 43, что переводит выход Q в единичное состо ние, как показано на фиг.13с. Пр моугольньй сигнал на фиг.13с| расшир етс  и зубец пилы на фиг.13е превышает величину Vr171 В момент, когда он превьплает эту величину , компаратор 97 посылает восход щий фронт импульсов (фиг.13о(). Затем окончательные пр моугольные сигналы на фиг.13с повтор ютс , последние зубцы пилы превьшагот V и моменты реверсировани  компаратора 97 образуют моменты квантовани . Наконец , одностабильный триггер 100 принимает передние фронты; посылаемые компаратором 97, и посьшает импульсы (фиг.ТЗЮ посто нной ширины. Установка фазы, котора  обеспечиваетс  в конце очереди, дает в после довательности строки постепенное линейное смещение, исход  из того, что частота генератора 46 равна (n-2)F, и меньше частоты прин того сигнала, равного п FH . Формирователь 42 сигнала рассогла совани  (фиг.14) содержит счетчик 101, пусковой вход которого ввода данных соединен с первым выходом детектора 38, вход синхронизирующе го сигнала которого принимает сигнал F., . Выход макс, счетчика 101 соединен с входом синхронизирующего сигна ла триггера 102, вход D которого соединен с массой, и вход Р соединен с вторым выходом счетчика 47, при этом второй выход счетчика 47 соотве ствует середине строки. Выход Q триггера 102 соединен с соответствующим входом селектора 45 ошибок и с входом D синхронизирующего сигнала триггера 103, вход D кото рого соединен с массой, вход Р- с выходом инвертора 103, на вход которого подаетс  F . Выход Q триггера 103 соединен с входами ввода данных счетчиков 74 и 75 (фиг.8). На фиг.15сч представлен график, показывающий импульсы середины строки , формируемые на втором выходе счетчика 47. На графике фиг.151 пред ставлены импульсы со строчной частотой F График на фиг.15 с показывает изменение состо ни  выхода счетчи ка 101, когда он достигает своего максимума. Счетчик 101 функционирует в схеме задержки. В телевизионном изображении имеетс  275 видимых строк, но так как емкость счетчиков 74 и 75 составл ет лишь 255, то можно обрабатывать только 255 строк. Задержка, создаваема  счетчиком 101 позвол ет центрировать 255 строк, об раскатываемых в 273 видимых строках. Функции триггеров 102 и 103 очевидны. Ресинхронизаци  селектора 45 ошибок , который  вл етс  приемником псевдослучайных данных, может быть совершена только тогда, когда ввод т 11 правильных двоичных злементов в мультипликатор селектора 45. Рассматриваема  ситуаци  часто может возникнуть , когда порог квантовани  данных, посылаемых генератором 52, равен половине V. ,т.е. близкое к V АЛСТКС , СреДНве и когда момент квантовани  находитс  в середине двоичного элемента. Поэтому вызывают первое условие конца одHoro растра в начале следующего,как это показано на фиг.9, благодар  выходу 80 второго двоичного счетчика 75. Второе условие существует вблизи середины телевизионной строки, котора  представл ет момент, определ емый триггером 102. График на фиг.16 позвол ет иллюстрировать функционирование испытательного устройства. Порог квантовани  цифрового сигнала в третьем блоке 55 квантовани  мен етс  линейным образом согласно спаду, образуемому генератором 52 пилообразного сигнала и синхронно с разверткой растра телевизора . Этот порог измен етс  между экстремальными величинами, которые охватывают принимаемый цифровой сигнал . Кроме того, момент квантовани  данных, посылаемых блоком 55 квантовани , измен етс  линейно и синхронно с построчной разверткой телевизора , как это показано на фиг.12с( и lo, так как частота квантовани  при приеме немного ниже частоты двоичных элементов при передаче (разность составл ет два периода на строку). На фиг.16 при времени i , которое соответствует середине строки, .подаваемой формирователем 42 сигнала рассогласовани , момент квантовани   вл етс  правильным, тогда как во времена -t и t моменты квантовани  соответствуют соответственно началу и концу двоичного элемента. В моменты i К i синхронизирующее устройство передачи опережает синхронизирующее устройство приема. Однако количество переданных двоичных элементов должно оставатьс  идентичным количеству обрабатываемых двоичных элементов в преобразователе 6, поэтому при тех же моментах -fc, и iz дво19 ичный элемент передаетс  с двойной длительностью, что достигаетс  элементом ШШ 24. На фиг.16.в зоне Z1, котора  соответствует части спада (фиг.9) ниж О, все квантованные двоичные элемен ты очевидно равны 1, что вызывает 50% ошибок. В зоне Z2, симметрично, все квантованные элементы равны О, что также составл ет 50% ошибок. В 68 зоне Z3 всегда будет присутствовать квантуемый двоичный элемент за исключением случа  восход щего переходного процесса, в этом случае будет одна ошибка. В этой зоне комбинации 00, 1 1, 1 О не вызывает ошибок, .и только комбинаци  01 ведет к квантованию О вместо 1. В этой зоне объем ошибок составл ет 25%. Такое же положение имеет место в зонах с Z4 по Z6..

W

.г

а

II

Ни(17 -гГда134 -

i J7

S3

w

V

IT

ГЦ

г

55

45

Чв

5(

L

Ju

4«:

7

Их

Ш

с 35

и

5 5

С.

d 58

67 Hh

НVAW 7ff

Isa

т

irWi:

ffW

л

73

7Г

кчъ

кчъ

г.1

2S5

Ш Ж

J6e Пв

JOS

Ж

Ж

jW 28

MIM

о а б

K47,t(S ИТ1ПП1 1 11П1 И1111{11 ШГШЛ 1111|1ММ1и ПД ддщшдддхшд лд г./2

/MyniTf

Фиг. 15

5 , Н50

а

с d

Фие.15 . Ото5рожаема  часть М//5 Риг. 16

Claims (1)

1. УСТРОЙСТВО ДЛЯ ОТОБРАЖЕНИЯ ТЕЛЕТЕКСТА НА ЭКРАНЕ ТЕЛЕВИЗИОННОГО ПРИЕМНИКА, содержащее демодулятор и блок формирования видеосигнала, подключенный к телевизионному приемнику, отличающееся тем, что, с целью расширения области применения устройства путем обеспечения возможности отображения глаз-диаграммы для проверки демодулятора, в него введены модулятор, генератор несущей частоты, подключенный к первому входу модулятора, преобразователь испытательных цифровых сигналов, генератор испытательных цифровых сигналов, содержащий первый генератор синхроимпульсов, подключенный к первому элементу И, первому и второму счетчикам, сдвигающему регистру и делителю частоты, соединенному с компаратором, подключенным к первому формирователю импульсов, соединенному с блоком синхронизации, подключенным к первому блоку регулирования уровня сигнала, компаратору, третьему счетчику, второму элементу И, связанному с третьим счетчиком, первому триггеру, соединенному с третьим элементом И и элементом НЁ-И, подключенным к второму триггеру, соединенному с третьим элементом И, подключенным к второму счетчику, соединенному с вторым элементом И, и к первому счетчику, подключенному к сдвигающему регистру, третьему триггеру и первому элементу ИЛИ, соединенному через инвертор с первым элементом И, подключенным к третьему триггеру и генератору случайных чисел, соединенному с вторым элементом ИЛИ, связанны* с третьим триггером и сдвигающим регистром,подключенным к третьему элементу ИЛИ, подключенному к элементу НЕ-И и второму блоку регулирования уровня сигнала, соединенному через второй формирователь импульсов с сумматоромусилителем, подключенным к второму входу модулятора и первому формирователю импульсов, соединенному с первым блоком регулирования уровня сигнала, а выход модулятора подключен к входу демодулятора, преобразователь испытательных цифровых сигналов содержит первый разделительный элемент, вход которого подключен к выходу деге модулятора, а выход первого разделительного элемента подключен к видео. усилителю, соединенному с селектором синхроимпульса, вторым разделительным ίэлементом, детектором и блоком регенерации сигналов, подключенным к бло8951811”’ AS >

   .1181568 ку фазовой синхронизации и детектору, соединенному с первым блоком квантования, формирователем сигнала рассогласования и четвертым счетчиком, подключенным к второму блоку квантования, детектору ошибок и блоку фазовой синхронизации, соединенному с детектором ошибок, вторым генератором синхроимпульсов и пятым счетчиком, подключенным к детектору .ошибок, блоку кодирования, формирователю входного сигнала и формирователю сигнала рассогласования, соединенному с детектором ошибок и шестым счетчиком, подключенным к блоку памяти и генератору пилообразного сигнала, соединенному с первым блоком квантования, под ключенным к ограничителю уровня сигнала, соединенному с вторым разделительным элементом и вторым блоком квантования, соединенным с блоком кодирования, соединенным с формирователем выходного сигнала, выход которого соединен с входом блока формирования видеосигнала, а входы формирователя выходного сигнала подключены к блоку памяти, селектору синхроимпульса, блоку разделения сигналов и детектору ошибок, соединенному с третьим блоком квантования, соединенным с ограничителем уровня сигнала, генератором пилообразного сигнала, соединенным с блоком кодирования и блоком памяти.