SU1173536A1

SU1173536A1 - Устройство задержки сигналов

Info

Publication number: SU1173536A1
Application number: SU833673316A
Authority: SU
Inventors: Владислав Григорьевич Вохмянин
Original assignee: Vokhmyanin Vladislav G
Priority date: 1983-12-16
Filing date: 1983-12-16
Publication date: 1985-08-15

Abstract

УСТРОЙСТВО ЗАДЕРЖКИ СИГНАЛОВ по авт. св. № 944094, отличающеес тем, что, с целью расширени функциональных возможностей устройства за счет формировани из пачки импульсов с произвольной длительностью между импульсами пачки импульсов с длительностью между импульсами , определ емой задержкой устройства с одновременным исключением потери импульсов во врем задержки, оно дополнительно содержит пороговый элемент, последовательно соединенные реверсивный счетчик , дешифратор и элемент И, выход которого соединен с управл ющим электродом тиристора запуска, зар дный конденсатор через пороговый элемент соединен со вторым входом элемента И, шина пр мого счета реверсивного счетчика соединена с входной шиной устройства, а шина обратного счета- с выходной шиной устройства.

Description

ЛВход

со

01

со

О5

Изобретение относитс к импульсной технике и может быть использовано в автоматике , преобразовательной и измерительной технике.

i 10 основному авт. св. № 944094 известно устройсгво задержки сигналов, содержащее источник пита1ш , врем задаюндую С-цепь, подключенную выходом к эмиттеру однонереходного транзистора, тиристор запуска, катод которого соединен с выходом врем задаюн1ей / С-цени и одной из баз однопереходного транзистора, к другой базе которого подключен управл ющий электрод выходпого гиристора, выходной нагрузочный резисто ) и накопительный элемент, включающий входной резистор и зар дный конденсатор , одна обкладка которого подключена к отрицательной щине источника питани , .ijvi-a:ii его обкладка подключена к аноду THjiiiLToi;;; запуска и через входной резистор-к ; пложителы1ой щине источника питани , K;jTO; тиристора запуска соединен с анодом выходного тиристора и через введенный резистор подключен к отрицательной шине источника питани , катод выходного тиристора сосдипеп через выходной нагрузочный резистор с отрицательной щиной источика питани 1 .

Недостаток устройства - узкие функциональные возможности.

Целью изобретени вл етс расщирение фупкцио1 а.тьных возможностей устройства за счет фор.мировани из пачки импульсов с произвольной длительностью между импульсами пачки импульсов с длительностью между имнульсами, определенной задержкой устройства с одновременным исключением нотери импульсов во врем задержки.

На чертеже изображена электрическа схема предлагаемого устройства задержки.

Устройство задержки сигналов содержит источпик 1 питани , состо щую из резистора 2 и конденсатора 3 врем задающую /вспень , геператор импульсов на однопереходном транзисторе 4, тиристор 5 запуска, накопительный элемент, включающий входной резистор 6 и зар дный конденсатор 7, дополнительный резистор 8, выходной тиристор 9, выходной нагрузочный резистор 10. Врем задающа / С-цепь соединена с генераторо .м импульсов на однопереходпом транзисторе 4. Зар дный конденсатор 7 подсоединс одной обкладкой к отрицательному полюсу источика 1 питани , другой - к аноду тиристора 5 и через входной резистор 6 - к по.:гожительному полюсу источника 1 питани . Катод тиристора 5 запуска соединен с анодом тиристора 9, с одной из баз однопере.ходного транзистора 4, с резистором 2 / С-цепи и через дополнительный резистор 8 - с отр.ицательпым полюсом источника 1. Катод тиристора 9 соединен с выходным нагрузочным резистором 10. Управл ющий электрод тиристора 9 подсоединен к другой базе однопереходного транзистора 4. Входна шина

устройства через последовательно соединенные реверсивный счетчик 11, дешифратор 12, роль которого может выполн ть элемент ИЛИ, входы которого соединены с единичными выходами триггеров счетчика 11, элемент И 13, соединен с управл ющим электродом тиристора 5 запуска. Конденсатор 7 через пороговый элемент (стабилитрон) 14 соединен с вторым входом элемента И 13. Выходна щина устройства соединена с шиной

обратного счета реверсивного счетчика 11. Устройство работает следующим образом. При включении питани счетчик 11 автоматически устанавливаетс в нулевое состо ние (схема установки в нулевое состо ние

2 счетчика 11 при включении питани не показана ).

В паузе между запускающими импульсами конденсатор 7 зар жаетс через входной резистор 6 от источника 1 питани . При подаче на вход устройства пачки (серии)

0 импульсов счетчик 11 запоминает их количество . При запоминании счетчиком первого импульса на выходе дещифратора 12 по вл етс сигнал, элемент 13 открываетс (стабилитрон 14 включен) и на управл ющий электрод тиристора 5 подаетс сигнал. Тиристор 5 открываетс и на резисторе 8 выдел етс экспоненциальный импульс, который служит дл импульсного питани всего устройства.

Конденсатор 3 врем задающей С-цепи начинает зар жатьс через резистор 2 уже от источника импульсного питани и, как только напр жение на конденсаторе 3 достигает порога срабатывани однопереходного транзистора 4 генератора импульсов, на выходе последнего по вл етс импульс. Этот

г импульс поступает на управл ющий электрод тиристора 9, который открываетс и оставша с больща часть энергии импульсного питани разр жаетс на выходном нагрузочном сопротивлении (резисторе) 10. При открывании тиристора 9 на шину обратного счета счетчика 11 подаетс сигнал, при этом содержимое счетчика уменьшаетс на единицу. При разр де конденсатора 7 тиристор 5 закрываетс . После закрыти тиристора 5 начинаетс зар д конденсатора 7. При достижении на конденсаторе 7 напр жени включени стабилитрона элемент И 13 включаетс , включа тиристор 5, и на резисторе 8 вновь выдел етс экспоненциальный импульс (элемент И 13 может быть включен только при наличии в счетчике 11

Q информации). В дальнейшем процессы повтор ютс до тех пор, пока счетчик 11 не обнулитс .

Условием работы устройства (условием отработки всех поступивших на вход импульсов ) вл етс исключение переполнени счет5 чика 11.

Достоинством предлагаемого устройства вл етс возможность формировани из пачки импульсов с произвольной длительностью

311735364

между импульсами пачки импульсов с дли- ройство исключает потерю (неотработку) тельностью между импульсами, определ е- импульсов, поступивших на вход устройства мой задержкой устройства. Кроме того, уст- во врем задержки данного импульса.

Claims

УСТРОЙСТВО ЗАДЕРЖКИ СИГНАЛОВ по авт. св. № 944094, отличающееся тем, что, с целью расширения функциональных возможностей устройства за счет формирования из пачки импульсов с произвольной длительностью между импульсами пачки импульсов с длительностью между импульсами, определяемой задержкой устройства с одновременным исключением потери импульсов во время задержки, оно дополнительно содержит пороговый элемент, последовательно соединенные реверсивный счетчик, дешифратор и элемент И, выход которого соединен с управляющим электродом тиристора запуска, зарядный конденсатор через пороговый элемент соединен со вторым входом элемента И, шина прямого счета реверсивного счетчика соединена с входной шиной устройства, а шина обратного счета— с выходной шиной устройства.

SU „„ 1173536

1 173536