SU1171932A1

SU1171932A1 - A.c.voltage-to-d.c.voltage converter

Info

Publication number: SU1171932A1
Application number: SU823466926A
Authority: SU
Inventors: Юрий Александрович Мордвинов
Original assignee: Специальное Конструкторско-Технологическое Бюро Геофизической Техники
Priority date: 1982-07-08
Filing date: 1982-07-08
Publication date: 1985-08-07

Abstract

1. ПРЕОБРАЗОВАТЕЛЬ ПЕРЕМЕННОГО НАПРЯЖЕНИЯ В ПОСТОЯННОЕ , содержащий чейку с п последовательно соединенными через разделительные диоды запоминающими конденсаторами, первый и второй промежуточные выводы каждого из которых через соответствующие разр дные диоды, а первый и второй крайние выводы непосредственно соединены соответственно с общей точкой зар дного и разр дного ключевых элементов и с первым выводом силового выпр мител и с первым выходным выводом, при этом другой выходной вывод соединен со свободным выводом разр дного ключевого элемента, а свободный вывод зар дного ключевого элемента соединен с вторым выводом силового выпр мител , отличающийс тем, что, с целью повыщени качества электрической энергии путем уменьшени пульсаций входного напр жени , в него введена втора чейка и в каждую чейку введены тиристоры по числу разр дных диодов, включенные встречно-параллельно разр дным диодам, кроме того, в преобразователь введен узел сравнени с опорой, св занный входами с первыми запоминающими конденсаторами различных чеек, узел включени входами соединенный с двум выходами узла сравнени и входными выводами , узел слежени , входами соединенный с входными выводами и выходом узла включени , узел совпадени , подключенный входами к выходам узлов сравнени , включени и слежени , при этом цепи управлени зар дных ключевых элементов соединены с выходом узлов включени и совпадени , цепи управлени разр дных ключевых элементов- с выходами узла совпадени , а цепи управлени тиристоров - с выходом узла слежени . 2 Преобразователь по п. 1, отличающийс в тем, что узел сравнени с опорой содержит (Л генератор опорного сигнала и амплитудные компараторы, св занные через модул торы с первыми запоминающими конденсаторами различных чеек и указанным генератором, узел включени - формирователь пр моугольного напр жени и реле времени, св занные с входными выводами, инвертор, подключенный к реле времени, и конъюнкторы , соединенные с инвертором, соответствующими выходами формировател пр моугольных импульсов и амплитудными компараторами , узел слежени - последовательно соединенные умножитель частоты, св занный со со го с входными выводами, и кольцевую пересчетную схему, делитель частоты, подключенный к умножителю частоты, конъюнкторы, соединенные с соответствующими чейками кольцевой пересчетной схемы и реле времени, узел совпадени - четыре конъюнктора, два из которых подключены к реле времени И делителю частоты, а другие дополнительно - к амплитудным компараторам.1. AC VOLTAGE VOLTAGE CONVERTER containing a cell with storage capacitors connected in series through dividing diodes, the first and second intermediate outputs of each of which are connected via the corresponding discharge diodes directly to the common charge and discharge points respectively one of the key elements with the first output of the power rectifier and with the first output output, while another output output is connected to the free output of the discharge the key element, and the free output of the charge key element is connected to the second output of the power rectifier, characterized in that, in order to improve the quality of electrical energy by reducing the input voltage ripple, a second cell is inserted into it and the thyristors are inserted into each cell by the number of single diodes connected to the counter-parallel discharge diodes; in addition, a comparison node with a support is connected to the converter, which is connected with the inputs to the first storage capacitors of different cells, the turn-on node Connected to the two outputs of the comparison node and the input terminals, the tracking node, the inputs connected to the input terminals and the output of the switching node, the matching node connected by inputs to the outputs of the comparison, switching and tracking nodes, while the control circuits of the charging key elements are connected to the output of the nodes switch on and match, the control circuit of the bit key elements with the outputs of the coincidence node, and the control thyristors circuit with the output of the tracking node. 2 A converter according to claim 1, characterized in that the comparison node with the support comprises (A) a reference signal generator and amplitude comparators connected via modulators to the first storage capacitors of different cells and the indicated generator, the activation node — square voltage driver and time relays associated with the input pins, an inverter connected to the time relays, and conjunctors connected to the inverter, the corresponding outputs of the square pulse generator and amplitude comparators, the node following the serially connected frequency multiplier connected to the output pins, and the ring scaling circuit, the frequency divider connected to the frequency multiplier, conjunctors connected to the corresponding cells of the ring scaling circuit and a time relay, a coincidence node — four conjunctors, two of which are connected to a time relay and a frequency divider, and others additionally to amplitude comparators.

Description

Изобретение относитс к нреобразовательной технике, в частности к бестрансформаторным преобразовател м переменного напр жени в посто нное.The invention relates to a conversion technique, in particular to transformerless AC voltage to constant voltage converters.

Целью изобретени вл етс повышение качества электрической энергии путем уменьшени пульсаций выходного напр жени и путем уменьшени времени разр да конденсаторов на нагрузку.The aim of the invention is to improve the quality of electrical energy by reducing the ripple of the output voltage and by reducing the discharge time of the capacitors to the load.

На фиг. 1 представлена схема предлагаемого преобразовател ; на фиг. 2 - схема управлени ключевыми элементами; на фиг. 3 - диаграммы напр жений на отдельных элементах схемы.FIG. 1 shows the scheme of the proposed converter; in fig. 2 is a key element management scheme; in fig. 3 - voltage diagrams for individual circuit elements.

Преобразователь переменного напр жени в посто нное содержит две чейки с п последовательно соединенными через разделительные диоды 1.1-9.1 (1.2-9.2) запоминающими конденсаторами 10.1 -19.1 (10.2- 19.2), обкладки-которых через разр дные диоды 20.1-37.1 (20.2-37.2), зар дные 38.1 (38.2) и разр дные 39.1 (39.2) ключевые элементы (транзисторы) соединены соответственно с выходом силового выпр мител 40 и выходными выводами 41, 42, и схему 43 управлени (фиг. 2), тиристоры 44.1-61.1 (44.2-61.2), включенные встречно-параллельно разр дным диодам 20.1-37.1 (20.2- 37.2), узел 62 сравнени с опорой (фиг. 2), св занный с запоминаюш.ими конденсаторами 10.1 и 10.2 различных чеек, узел 63 включени , соединенный,с узлом 62 сравнени и сетью переменного тока, узел 64 слежени , соединенный с сетью переменного тока и узлом 63 включени , узел 65 совпадени , подключенный к узлу 62 сравнени с опорой, узлу 63 включени и узлу 64 слежени , при этом цепи управлени зар дных ключевых элементов 38.1 и 38.2 соединены с узлом 63 включени и узлом 65 совпадени , цепи управлени разр дных ключевых элементов 39.1 и 39.2 - с узлом 65 совпадени , а цепи управлени тиристоров 44.1 - 61.1 (.44.2-62.2) - с узлом слежени . При этом узел 62 сравнени с опорой содержит генератор 66 опорного сигнала и амплитудные компараторы 67 и 68, св занные через модул торы 69 и 70 с запоминаюш.ими конденсаторами 10.1 и 10.2 различных чеек и указанным генераторам 66. Узел 63 включени содержит формирователь 71 пр моугольного напр жени и реле 72 времени, св занные с входными клеммами, инвертор (логическа схема НЕ) 73, подключенный к реле 72 времени, и конъюнкторы (логические схемы И) 74 и 75, соединенные с инвертором 73, соответствующими выходами формировател 71 пр моугольного напр жени и амплитудными компараторами 67 и 68. Узел 64 слежени содержит последовательно соединенные умножитель 76 частоты, св занный с входными клеммами, и кольцевую пересчетную схему 77, делитель 78 частоты, подключенный к умножителю 76 частоты, конъюнкторы 79.1-79.т, соединенные с соответствующими чейками кольцевой пересчетг ной схемы 77 и реле 72 времени, узел 65 совпадени - четыре конъюнктора 80-83, два из которых 80 и 81 соединены с реле 72 времени и делителем 78 частоты, а другие 82 и 83 - дополнительно к амплитудным компараторам 67 и 68. На фиг. 3 представлено напр жение 84 на выходе выпр мител 40, импульсы 85-102 управлени , поступающие соответственно на тиристоры 44.1-61.1 (зачерченные импульсы) и 44.2-61.2 (пунктирные импульсы), напр жение 103, поступающее в противофазе на цепи управлени разр дных ключевых элементов 39.1 и 39.2, и напр жение 104, поступающее в противофазе на цепи управлени разр дных ключевых элементов 38.1 и 38.2.The AC voltage to DC converter contains two cells with memory capacitors 10.1-19.1 (10.2-19.2) connected in series through dividing diodes 1.1-9.1 (1.2-9.2), whose plates through discharge diodes 20.1-37.1 (20.2-37.2 ), charging 38.1 (38.2) and bit 39.1 (39.2) key elements (transistors) are connected respectively to the output of the power rectifier 40 and output pins 41, 42, and the control circuit 43 (Fig. 2), thyristors 44.1-61.1 ( 44.2-61.2), connected to the counter-parallel discharge diodes 20.1-37.1 (20.2-3.2.2), node 62 comparison with the support (Fig. 2), connected to the storage capacitors 10.1 and 10.2 of different cells, switching node 63, connected to the comparison node 62 and the AC network, tracking node 64 connected to the AC network and the switching node 63, matching node 65, connected to the node 62 with the support, the switching node 63 and the tracking node 64, wherein the control circuits of the charging key elements 38.1 and 38.2 are connected to the switching node 63 and the matching node 65, the control circuits of the discharge key elements 39.1 and 39.2 are connected with the matching node 65, and the control circuits thyristors 44.1 - 61.1 (.44.2-62.2) - with evil tracker. In this case, the comparison node 62 comprises a reference signal generator 66 and amplitude comparators 67 and 68 connected via modulators 69 and 70 to storage capacitors 10.1 and 10.2 of different cells and the specified generators 66. The switch 63 includes a rectangular driver 71 voltage and time relays 72 associated with input terminals, an inverter (NOT logic) 73 connected to time relay 72, and conjunctors (AND logic) 74 and 75, connected to inverter 73, the corresponding outputs of a forcing 71 rectangular voltage wives and mpee comparators 67 and 68. The tracking node 64 comprises serially connected frequency multiplier 76 associated with input terminals and ring scaling circuit 77, frequency divider 78 connected to frequency multiplier 76, conjunctors 79.1-79.t connected to the corresponding cells circular recalculation circuit 77 and time relay 72, node 65 coincidence - four conjunctors 80-83, two of which 80 and 81 are connected to time relay 72 and frequency divider 78, and the other 82 and 83 - in addition to amplitude comparators 67 and 68. FIG. 3 shows the voltage 84 at the output of the rectifier 40, the control pulses 85-102, arriving respectively at thyristors 44.1-61.1 (drawn pulses) and 44.2-61.2 (dotted pulses), voltage 103, which comes in antiphase on the control circuit of the bit key elements 39.1 and 39.2, and voltage 104, which is supplied in antiphase on the control circuits of the discharge key elements 38.1 and 38.2.

Преобразователь переменного напр жени в посто нное работает следующим образом .The AC-to-DC converter operates as follows.

При подключении преобразовател к сети переменного тока узел 63 включени обеспечивает побчередное включение на врем -Т/2, где Т - период напр жени сети, зар дных ключевых элементов 38.1 и 38.2 и зар д последовательно соединенных запоминающих конденсаторов 10.1 -19.1 и 10.2-19.2. Зар д запоминающих конденсаторов начинаетс в момент перехода входного напр жени сети через нуль, чем ограничиваетс амплитуда зар дного тока. Момент выключени зар дных ключевых элементов 38.1 и 38.2 определ ет узел 62 сравнени с опорой, который св зан функционально с узлом включени и который осуществл ет сравнение напр жений на запоминающих конденсаторах чеек с напр жением генератора 66 опорного напр жени . После зар да запоминающих конденсаторов до напр жений, соответствующих напр жению генератора опорного напр жени , происходит выключение зар дных ключевых элементов 38.1 и 38.2. После интервала времени tiCi2T цепи управлени зар дных ключевых элементов 38.1 и 38.2 переключаютс к узлу 65 совпадени , а узел 64 слежени обеспечивает управление тиристорами 44.1 - 61.1 и 44.2-61.2 согласно диаграмм 85-102. Так как амплитуда выпр мленного напр жени 84 измен етс в течение полупериода входного напр жени , то за счет тиристоров 44.1-61.1 и 44.2-61.2, управл емых от узла слежени , осуществл етс включение различного количества последовательно соединенных конденсаторов при их подзар дке. Так, при дес ти последовательно соединенных конденсаторах () 10.1 -19.1 и 10.2-19.2 в моменты (6°), 1з Т/20 (18°), (30°), t7 7T/60 (42°), t9 3T/20 (54°), IT/60 (66°), t,3 13T/60 (78°), (90°) амплитуды модул входного напр жени равны соответственно 0,1045; 0,3090; 0,5000; 0,6691; 0,8090; 0,9136; 0,978 и 1,000 амплитуды входного напр жени . Если выходное напр жение стабилизируетс на уровне 0,1 Uim (где UiOT - максимальна амплитуда входного напр жени ), то в интервале времени to-ti, когда зар жаютс конденсаторы первой чейки (10.1 - 19.1), необходимо подключить все конденсаторы параллельно. Достигаетс это за счет подачи импульсов управлени длительностью to-ti на все тиристоры первой чейки (заштрихованные импульсы) и включить зар дный транзистор 38.1. В это врем нагрузка получает питание от параллельно соединенных конденсаторов 10.2- 19.2 второй чейки. При достижении напр жени на конденсаторе 10.1 максимально допустимой величины 0,1 Uim управление с транзистора 38.1 снимаетс (104), т. е. существует врем , в течение которого чейка отключена от выпр мител и от нагрузки. В момент времени ti напр жение управлени 103 снимаетс с разр дного транзистора 39.2 и подаетс (104) на включение зар дного транзистора 38.2. В это врем нагрузка подключаетс через разр дный транзистор 39.1 и к первой чейке. Так как к времени is мгновенное значение входного напр жени достигает величины 0,3090 Ui, то необходимо управление подать на тиристоры 55.2 ( 96 в интервале времени ti-ts пунктирный импульс), 46.2 (87), 58.2 (99), 49.2 (90) и 61.2 (102), что обеспечивает подключение к выпр мителю трех цепей из трех последовательно соединенных конденсаторов (10.2 11.2, 12.2, 13.2,14.2, 15.2, 16.2, 17.2 и 18.2)1 и зар дку каждого конденсатора до величины 0,1. При достижении напр жени на конденсаторе 10.2 максимально допустимой величины 0,1 Uim зар дный транзистор 38.2 выключаетс . Последовательность поступлени импульсов управлени на тиристоры 44.1-61-1 представлены соответственно 85- 102 заштрихованными импульсами, а на тиристоры 44.2--61.2 и 85- 102 - пунктирными лини ми. При этом выключение тиристоров осуществл етс без дополнительных коммутирующих контуров за счет подключени указанной чейки к нагрузке. Схе.ма управлени , обеспечивающа управление силовой частью преобразовател (фиг. 2), включает узел 62 сравнени с опорой, узел 63 включени , узел 64 слежени и узел 65 совпадени . Узел сравнени имеет два выхода и обеспечивает формирование «1 на соответствующем выходе, когда напр жение на конденсаторах 10.1 или 10.2 соответствует (меньше) напр жению генератора 66 опорного напр жени . В узел сравнени введены в общем случае модул торы 69 и 70, которые обеспечивают через высокочастотный согласующий трансформатор гальваническую разв зку силовых цепей и цепей управлени и приведение в соответствие (обычно уменьшение) напр жений конденсаторов .и напр жени (опорное напр жение). Амплитудные компараторы 67 и 68, которые вл ютс выводными элементами узла 62 сравнени с опорой, формируют «1 на выходе, когда напр жение Uon больп1е выходного напр жени модул торов 69 и 70, величины которых пропорциональны напр жению соответствующих конденсаторов 10.1 и 10.2. При достижении напр жений на указанных запоминающих конденсаторах заданной величины на выходе соответствующего амплитудного компаратора формируетс -«О, что обеспечивает в конечном итоге выключение зар дного ключевого элемента 38.1 или 37.2. Узел включени имеет два выхода, которые подключены к цеп м управлени зар дных ключевых элементов 38.1 и 38.2 и обеспечива ет управление зар дными ключевыми элемен тами 38.1 и 38.2 при включении преобразовател . В общем случае эти выходы могут быть подключены к сумматору (логической схеме ИЛИ), куда дополнительно подключены вы.ходы узла 65 совпадени . При включении преобразовател переменное напр жение подаетс на формирователь 71 пр моугольного напр жени и на выходе в момент перехода входного напр жени через «О начинает формироватьс напр жение пр моугольной фор.мы с частотой напр жени входной сети и совпадающее с ним по фазе. Переменное напр жение подаетс и на реле 72 времени, на выходе которого формируетс «О в течение времени 2Т после подачи на него напр жени (включени преобразовател ). В остальное врем на выходе реле 72 времени формируетс «1. На выходе инвертора 73 «1 формируетс только в то врем , когда на выходе реле 73 времени формируетс «О. Выходные сигналы (импульсы напр жени ) формировател 71 пр моугольного напр жени и инвертора 73 поступают на конъюнкторы 74 и 75. Дополнительно на указанные конъюнкторы поступают сигналы («I и «О), с амплитудных компараторов 67 и 68. При включении преобразовател на выходах амплитудных компараторов 67 и 68 формируютс «1. Такое построение схемы управлени обеспечивает при включении преобразовател подачу сигналов управлени (импульсы напр жени ) с выхода формировател 71 на цепи управлени зар дных ключевых элементов 38.1 и 38.2 в момент перехода переменного напр жени через «О, т. е. в течение одного полупериода переменного напр жени зар жаютс конденсаторы 10.1 -19.1 первой чейки, а в течение второго полупериода зар жаютс конденсаторы 10.2-19.2 второй чейки. При достижении на конденсаторах 10.1 и 10.2 требуемых напр жений на выходах амплитудных компараторов 67 и 68 в соответствующие моменты времени формируетс «О и управление с зар дных ключевых элементов (транзисторов) снимаетс . Предлагаемое включение преобразовател исключает большие зар дные токи через зар дные ключевые элементы. Узел слежени имеет m выходов, которые подключены к цеп м управлени тиристоров 44.1-61.1 иWhen the converter is connected to the AC mains, the switching-on node 63 provides a sequential switching on for time -T / 2, where T is the period of the network voltage, charging key elements 38.1 and 38.2, and the charge of serially connected storage capacitors 10.1-19.1 and 10.2-19.2. The charge of storage capacitors starts at the moment when the input voltage of the network passes through zero, which limits the amplitude of the charging current. The moment of switching off the charge key elements 38.1 and 38.2 determines the comparison node 62 with a support, which is connected functionally to the switch-on node and which compares the voltages on the storage capacitors of the cells with the voltage of the reference voltage generator 66. After charging the storage capacitors to the voltages corresponding to the voltage of the reference voltage generator, charging key elements 38.1 and 38.2 are switched off. After the time interval tiCi2T, the control circuits of the charging key elements 38.1 and 38.2 switch to a matching node 65, and the tracking node 64 controls the thyristors 44.1 to 61.1 and 44.2-61.2 according to diagrams 85-102. Since the amplitude of the rectified voltage 84 varies during the half-cycle of the input voltage, due to the thyristors 44.1-61.1 and 44.2-61.2 controlled from the tracking node, a different number of series-connected capacitors are switched on when they are charged. Thus, with ten series-connected capacitors () 10.1 -19.1 and 10.2-19.2 at times (6 °), 1 T / 20 (18 °), (30 °), t7 7T / 60 (42 °), t9 3T / 20 (54 °), IT / 60 (66 °), t, 3 13T / 60 (78 °), (90 °) amplitudes of the input voltage module are respectively 0.1045; 0.3090; 0.5000; 0.6691; 0.8090; 0.9136; 0.978 and 1.000 amplitude input voltage. If the output voltage stabilizes at 0.1 Uim (where UiOT is the maximum amplitude of the input voltage), then in the to-ti time interval when the capacitors of the first cell (10.1–19.1) are charged, all capacitors must be connected in parallel. This is achieved by applying control pulses of duration to-ti to all of the first-cell thyristors (shaded pulses) and turn on the charging transistor 38.1. At this time, the load is powered by parallel-connected capacitors 10.2-19.2 of the second cell. When the voltage on the capacitor 10.1 reaches the maximum permissible value of 0.1 Uim, the control from the transistor 38.1 is removed (104), i.e. there is a time during which the cell is disconnected from the rectifier and from the load. At time ti, the control voltage 103 is removed from the discharge transistor 39.2 and supplied (104) to turn on the charging transistor 38.2. At this time, the load is connected through the discharge transistor 39.1 and to the first cell. Since by the time is the instantaneous value of the input voltage reaches the value of 0.3090 Ui, it is necessary to apply the control to the thyristors 55.2 (96 in the time interval ti-ts a dashed pulse), 46.2 (87), 58.2 (99), 49.2 (90) and 61.2 (102), which provides connection to the rectifier of three circuits from three series-connected capacitors (10.2 11.2, 12.2, 13.2,14.2, 15.2, 16.2, 17.2 and 18.2) 1 and charging each capacitor to 0.1. When the voltage on the capacitor 10.2 reaches its maximum permissible value of 0.1 Uim, the charging transistor 38.2 turns off. The sequence of arrival of control pulses to the thyristors 44.1-61-1 is represented, respectively, by 85-102 shaded pulses, and on the thyristors 44.2--61.2 and 85-102 - by dotted lines. In this case, the thyristors are turned off without additional switching circuits by connecting the specified cell to the load. The control circuit, which controls the power part of the converter (Fig. 2), includes a comparison node 62, an enable node 63, a tracking node 64, and a match node 65. The comparison node has two outputs and ensures the formation of "1 at the corresponding output when the voltage on the capacitors 10.1 or 10.2 corresponds to (less) the voltage of the reference voltage generator 66. In general, modulators 69 and 70 are introduced into the comparison unit, which, through a high-frequency matching transformer, provide galvanic uncoupling of power and control circuits and matching (usually decreasing) the voltage of capacitors and voltage (reference voltage). The amplitude comparators 67 and 68, which are the output elements of the comparison node 62, form "1 at the output when the voltage Uon is greater than the output voltage of the modulators 69 and 70, whose magnitudes are proportional to the voltage of the respective capacitors 10.1 and 10.2. When the voltage on the specified storage capacitors reaches a predetermined value, the output of the corresponding amplitude comparator is formed - "O", which ultimately ensures the shutdown of the charging key element 38.1 or 37.2. The switch-on node has two outputs that are connected to the control circuits of the charge key elements 38.1 and 38.2 and provide control of the charge key elements 38.1 and 38.2 when the converter is turned on. In general, these outputs can be connected to an adder (OR logic), to which the outputs of the node 65 of coincidence are additionally connected. When the converter is turned on, the alternating voltage is supplied to the rectangular voltage driver 71 and at the output at the moment the input voltage passes through the "O" a rectangular form voltage with a frequency of the input network and the phase coinciding with it begins to form. AC voltage is supplied to the time relay 72, at the output of which an "O" is formed during the time 2T after applying a voltage to it (turning on the converter). At other times, the output of the time relay 72 is "1." At the output of the inverter 73, the "1" is generated only while the output of the time relay 73 forms the "O. The output signals (voltage pulses) of the square voltage generator 71 and the inverter 73 arrive at conjunctors 74 and 75. In addition, signals (“I and“ O) are received from the amplitude comparators 67 and 68 on these conjunctors. comparators 67 and 68 are formed by "1. Such a construction of the control circuit ensures, when the converter is turned on, the supply of control signals (voltage pulses) from the output of the shaper 71 to the control circuit of the charging key elements 38.1 and 38.2 at the time of alternating voltage passing through "O, i.e. The capacitors 10.1-19.1 of the first cell are charged, and the capacitors 10.2-19.2 of the second cell are charged during the second half period. When capacitors 10.1 and 10.2 reach the required voltages at the outputs of the amplitude comparators 67 and 68, at the appropriate times the "O" and control from the charging key elements (transistors) is removed. The proposed converter insertion eliminates large charging currents through charging key elements. The tracking node has m outputs that are connected to the thyristor control circuits 44.1-61.1 and

44.2-61.2. Напр жение сети переменного тока подаетс на умножитель 76 частоты, где оно преобразуетс в импульсы напр жени , частота которых превышает частоту входной сети в несколько раз в зависимости от соотношени амплитуд входного и выходного напр ж- ний, жестко засинхронизированные с фазой входной сети. Полученные импульсы в момент t|, t2, ta и т. д. поступают на кольцевую пересчетную схему (регистр сдвига) 77, котора обеспечивает формирование на выходе импульсов напр жени , распределенных во времени, длительностью to-ti, ti-12, t-ta и т. д. Из указанных импульсов напр жений получают необходимые импульсы 85-102 управлени тиристорами 44.Г-61.1 и 44.2-61.2, которые поступают через конъюнкторы 79.1-79. На эти конъюнкторы подают, кроме того, сигналы (импульсы напр жени ) от реле 72 времени, которые исключают подачу импульсов управлени на тиристоры при включении преобразовател . На выходе делител 73 частоты формируютс пр моугольные напр жени 103, частотой в два раза ниже частоты выходных сигналов умножител частоты, т. е.44.2-61.2. The AC mains voltage is applied to frequency multiplier 76, where it is converted into voltage pulses whose frequency exceeds the frequency of the input network several times depending on the ratio of the amplitudes of the input and output voltages rigidly synchronized with the phase of the input network. The received pulses at time t |, t2, ta, etc., arrive at an annular scaling circuit (shift register) 77, which ensures the formation of voltage pulses at the output, distributed in time, with a duration of to-ti, ti-12, t- ta, etc. From the indicated voltage pulses, the necessary pulses are received by 85-102 thyristor control 44.Г-61.1 and 44.2-61.2, which are received through conjunctors 79.1-79. These conjunctors also supply signals (voltage pulses) from time relay 72, which exclude the supply of control pulses to the thyristors when the converter is turned on. At the output of divider 73, the frequencies are formed by rectangular voltages 103, a frequency two times lower than the frequency of the output signals of the frequency multiplier, i.e.

положительное напр жение (пр моугольной формы) формируетс в интервале времени 1з-ts, , tn-ti.3 ..., a отрицательные - в интервале времени ti-1з, ts-ty, tg-tu и т. д. Узел совпадени состоит из конъюнкторов 80-83 и обеспечивает формирование импульсов управлени дл зар дных 39.1 и 39.2 ключевых элементов в нормальном режиме, напр жени с выхода делител частоты поступают на цепи управлени разр дных ключевых элементов (например, транзисторы) 39.1 и 39.2 через конъюнкторы 80 и 81, на которые дополнительно поступает сигнал от реле времени, включающий подачу сигналов управлени на разр дные транзисторы в интервале времени ti-2Т после включени преобразовател . На конъюнкторы 82 и 83 поступают также сигналы от делител 78 частоты и реле 72 времени. Дополнительно на эти конъюнкторы поступают сигналы от амплитудных компараторов 67 и 68, которые обеспечивают включение соответствующих зар дных транзисторов при достижении напр жений на конденсаторах заданной величины .positive voltage (rectangular shape) is formed in the time interval 1z-ts,, tn-ti.3 ..., a negative - in the time interval ti-1z, ts-ty, tg-tu, etc. consists of conjunctors 80-83 and provides the formation of control pulses for charging 39.1 and 39.2 key elements in the normal mode; the voltage from the output of the frequency divider is supplied to the control circuits of the discharge key elements (for example, transistors) 39.1 and 39.2 through conjunctors 80 and 81 , which additionally receives a signal from the time relay, which includes a signal control over the discharge transistors in the time interval ti-2T after switching on the converter. Conjunctors 82 and 83 also receive signals from frequency divider 78 and time relay 72. Additionally, these conjunctors receive signals from amplitude comparators 67 and 68, which ensure the switching on of the corresponding charging transistors when the voltages on the capacitors of a given value are reached.

.г аЛ5Лг/Л йЛ22....гТг«...g aL5Lg / L yL22 .... gtg “..

Claims

1. AC VOLTAGE CONVERTER TO CONSTANT, containing a cell with η memory capacitors connected in series through dividing diodes, the first and second intermediate leads of each of them through the corresponding discharge diodes, and the first and second extreme terminals are directly connected respectively to the common point of the charging and discharge key elements and with the first output of the power rectifier and with the first output output, while the other output output is connected to the free output of the discharge key of the second element, and the free terminal of the charging key element is connected to the second terminal of the power rectifier, characterized in that, in order to improve the quality of electric energy by reducing the ripple of the input voltage, a second cell is introduced into it and thyristors are introduced into each cell according to the number of discharge diodes included counter-parallel to the discharge diodes, in addition, a comparison unit with a support connected to the inputs with the first storage capacitors of various cells is introduced into the converter, the switching unit is connected by inputs with two outputs of the comparison node and input terminals, a tracking node connected with inputs to the input terminals and the output of the switching node, a matching node connected with inputs to the outputs of the comparison, switching and tracking nodes, while the control circuit of the charging key elements are connected to the output of the switching nodes and coincidence, the control circuit of the discharge key elements — with the outputs of the coincidence node, and the control circuits of the thyristors — with the output of the tracking node.

2 Converter by π. 1, characterized in that the reference comparison node contains a reference signal generator and amplitude comparators connected through modulators to the first storage capacitors of various cells and the specified generator, the switching node is a square-wave voltage generator and a time relay associated with the input terminals, an inverter connected to time relay, and conjunctors connected to the inverter, the corresponding outputs of the rectangular pulse shaper and amplitude comparators, the tracking node is connected in series the frequency multiplier associated with the input pins and the ring conversion circuit, the frequency divider connected to the frequency multiplier, the conjunctors connected to the corresponding cells of the ring conversion circuit and the time relay, the coincidence node is four conjunctors, two of which are connected to the time relay AND divider frequencies, and others in addition to amplitude comparators.