SU1168868A1 - Method and device for obtaining squared root-mean-square value of a.s.voltage - Google Patents

Method and device for obtaining squared root-mean-square value of a.s.voltage Download PDF

Info

Publication number
SU1168868A1
SU1168868A1 SU833647934A SU3647934A SU1168868A1 SU 1168868 A1 SU1168868 A1 SU 1168868A1 SU 833647934 A SU833647934 A SU 833647934A SU 3647934 A SU3647934 A SU 3647934A SU 1168868 A1 SU1168868 A1 SU 1168868A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
voltage
output
digital
circuit
Prior art date
Application number
SU833647934A
Other languages
Russian (ru)
Inventor
Владимир Кириллович Попов
Original Assignee
Предприятие П/Я Х-5734
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Х-5734 filed Critical Предприятие П/Я Х-5734
Priority to SU833647934A priority Critical patent/SU1168868A1/en
Application granted granted Critical
Publication of SU1168868A1 publication Critical patent/SU1168868A1/en

Links

Landscapes

  • Measurement Of Current Or Voltage (AREA)

Abstract

1. Способ получени  квадрата среднеквадратического значени  переменного напр жени , заключающийс  в линейном детектировании кон- тролируемого сигнала, квадратичном преобразовании предетектированного напр жени  и интегрировании результата преобразовани , о тличающийс  тем, что, с целью повышени  точности, подынтегральную функцию составл ют из суммарного напр жени  двух ступенчато измен ющихс  напр жений, амплитуда первого из которых устанавливаетс  пропорциональной амплитуде продетектированного напр жени , а амплитуда второго ступенчатого напр жени  меньше на одну ступеньку амплитуды первого ступенчатого напр жени . 2. Устройство дл  получени  квадрата среднеквадратического значени  переменного напр жени , содержащее вьшр митель, соединенный с входом устройства, первый цифроаналоговый преобразователь и последовательно соединенные включенные на выходе устройства сумматор и интегратор, о тличающеес  тем, что, с целью повьшени  точности, в него введены второй цифроаналоговый преобразователь , дополнительньй интегратор , импульсный генератор, генератор циклов, схема сравнени , схема задержки и логическа  схема совпадений, при этом выход вьтр мител  через дополнительный интегратор подключен к первому сигнальному входу схемы сравнени , к второму (Л сигнальному входу которой подключен выход первого цифроаналогового преобразовател , соединенный также с первым входом сумматора, к второму входу которого подключен выход второго цифроаналогового преобразовател , сигнальный вход которого соеО ) динен через схему задержки с выхо00 00 дом логической схемы совпадени , к которому подключен также сигнальО5 00 ный вход первого цифроаналогового преобразовател , управл ющие входы цифроаналоговых преобразователей соединены с выходом схемы сравнени , к которому подключен также первый вход логической схемы совпадени , к второму входу которой подключен импульсный генератор, а третий вход логической схемы совпадений соединен с выходом генератора циклов и с управл ющим входом схемы сравнени .1. The method of obtaining the square of the rms ac voltage, consisting in linear detection of the monitored signal, quadratic transformation of the predicted voltage and integrating the conversion result, which is characterized by the fact that, in order to increase the accuracy, the integrand function is composed of the total voltage of two stepwise varying voltages, the amplitude of the first of which is set proportional to the amplitude of the detected voltage, and the amplitude of volts Step voltage is less than one step of the amplitude of the first step voltage. 2. A device for obtaining the square of the rms value of the alternating voltage, containing an exponent connected to the input of the device, a first digital-to-analog converter and a series-connected and output integrator connected in series to the device that, in order to increase accuracy, a second digital-to-analog converter, additional integrator, pulse generator, cycle generator, comparison circuit, delay circuit, and logical coincidence circuit, with output An additional integrator is connected to the first signal input of the comparison circuit, to the second (L signal input of which the output of the first digital-to-analog converter is connected, which is also connected to the first input of the adder, to the second input of which the output of the second digital-analog converter is connected, the signal input of which is connected) is connected through the circuit delays from the output of the 00 matching logic circuit, to which the O5 signal is also connected to the first digital-to-analog converter, the control inputs are digital analog converters are connected to the output of the comparison circuit, to which the first input of the matching logic circuit is also connected, to the second input of which a pulse generator is connected, and the third input of the matching logic circuit is connected to the output of the cycle generator and to the control input of the comparison circuit.

Description

1 Изобретение относитс  к электроизмерительной технике и может быть использовано в вольтметрах среднеквадратического значени  переменног напр жени . Целью изобретени   вл етс  повышение точности. На фиг. 1 и 2 представлены време ные диаграммы, по сн ющие сущность предлагаемого способа , на фиг.З функциональна  схема устройства, реализующего предлагаемьй способ} на фиг. 4 - временные диаграммы по сн ющие работу устройства. Устройство содержит выпр митель дополнительный интегратор 2, схему 3 сравнени  генератор 4 циклов, импульсный генератор 5, логическую схему 6 совпадений, схему7 задержк первый 8 и второй 9 цифроаналоговые преобразователи, сумматор 10, основ ной интегратор 11. Вход 12 устройства подключен к входу вьшр мител  выход которого соединен с входом дополнительного интегратора 2, выхо последнего подключен к первому сигнальному входу схемы 3 сравнени , в ход импульсного генератора 5 соединен с вторым входом логической схем 6 совпадений, к третьему входу кото рой подключен выход генератора 4 ци лов, соединенный также с управл ющим входом схемы 3 сравнени . Выход схемы 3 сравнени  соединен с управл ющими входами цифроаналогрвых пре образователей 8.и 9 и с первым входом схемы 6 совпадений, выход котор подключен к сигнальному входу первого цифроаналогового преобразовате л  8 и через схему 7 задержки к cигнaльнo гy входу второго цифроаналогового преобразовател  9. Выход последнего соединен с вторым вх дом Ъумматора 10,к второму входу ко торого подключен выход первого цифр аналогового преобразовател  8, соединенный также с вторым сигнальным входом схемы 3 сравнени , выход сумматора 10 подключен к входу осно ного интегратора 11, выход которого  вл етс  вькодом 13 устройства, Способ осуществл етс  следующим образом. Контролируемый сигнал U(t) (фиг. 1 а) подвергаетс  линейному детектированию, которое может быть однополупериодным или двухполуперио ным (фиг. 1 б). Дл  упрощени  форми 8 ровани  ступенчатого, напр жени  (фиг. 1 г) с амплитудой, пропорциональной продетектированному контролируемому напр жению, это продетектированное напр жение может быть подвергнуто интегрированию (фиг. 1 в). Амплитуда первого из ступенчато измен ющихс  напр жений (фиг. 1 г) устанавливаетс  пропорциональной предетектированному контролируемому напр жению или, если оно проинтегрировано, получейному посто нному напр жению (фиг. 1 в) Амплитуда второго ступенчато из- мен ющегос  напр жени  (фиг. 1 д) на одну ступеньку меньше амплитуды первого ступенчатого напр жени . Эти два ступенчато измен ющихс  напр жени  суммируютс  (фиг. 1 е), а Затем суммарное напр жение подвергаетс  интегрированию (фиг. 1 ж). При изменении контролируемого сигнала в К раз вольтсекундна  площадь су 1марного ступенчатого напр жени , а следовательно, и получен-ного после интегрировани  этого ступенчато измен ющегос  напр жени  посто нного напр жени  изменитс  в К раз. Пусть, например, контролируетс  напр жение U(t), амплитуда которого показана на фиг. 2 а сплощной линией. Это напр жение преобразуетс  в пульсирзпощее напр жение U2(t) (фиг. 2 б), а затем в посто нное напр жение Uj(t) (фиг. 2 в). По величине посто нного напр жени  и (1) формируютс  ступенчатое напр жение U4(t) (фиг. 2 г), амплитуда которого равна или в общем случае пропорциональна этому посто н ному напр жению, а также второе ступенчато измен ющеес  напр жение U5(t) (фиг. 2 д), количество ступенек в котором или амплитуда которого на одну ступеньку меньше амплитуды первого из сформированных ступенчато измен ющихс  напр жений. Если, например, первое ступенчато измен ющеес  напр жение U(t) имеет четыре ступеньки, то второе VgM - три (фиг. 2 г и 2 д) . Затем эти два ступенчато измен ющихс  напр жени  суммируютс , таким обо зом получаетс  суммарное напр жение Ug(t) (фиг. 2 е), которое затем подвергаетс  интегрированию, преобразовыва  это ступенчатое суммерное напр жение в посто нное напр жение ) (фиг. 2 ж). Если амплитуда контролируемого напр жени  U(t) измен етс , например , уменьшаетс  в два раза, т.е составл ет величину 4-U(t) (показано штриховой линией на фиг. 2 а), величина пульсирующего напр жени  составл ет ), а величина посто нного напр жени  - (t) (фиг. 2 б и 2 в). Величина ступенчатого напр жени  1)4(1) также уменьшаетс  в два раза, т.е. вместо четырех ступенек сформировано только две ступеньки (заштрихованы на фиг. 2 г) а ступенчатое напр жение Uj-(t) состоит только из одной ступеньки (фиг. 2 д). В результате суммировани  этих двух ступенчатых напр жений уменьшенных амплитуд сформируетс  суммарное ступенчатое напр жение (заштриховано на фиг. 2 е), вольтсекундна  площадь которого равна - первоначально сформированного ступенчатого напр жени  U(t). Следовательно , величина посто нного напр жени  и (t) уменьшитс  в четыре раза при уменьшении амплитуды входного контролируемого напр жени  в два раза. Это квадратичное соотношение межд входным переменным и йьссодным посто  ным напр жени ми сохран етс  при любых изменени х контролируемого переменного напр жени . Например, если переменное напр жение составл ет от исходного напр жени  (фиг. 1 а), то в таких же пропорци х измен ютс  напр жени  U,j(t) и U3(t) (фиг. 16 и 1 в), первое из .ступенчатых напр жений имеет три ступеньки (фиг. 1 г) а второе - две ступеньки (фиг. 1 д) Вольтсекундна  площадь суммарного ступенчатого напр жени  (фиг. 1 е) составл ет (t), а проинтегриро ванное посто нное напр жение (фиг, 1 ж) уменьшаетс  до величины (t). Таким образом и в этом случае проинтегрированное после квадратичного преобразовани  напр жение U(t) также измен етс  про порционально квадрату изменени  контролируемого переменного напр жени  . Устройство (фиг. 3) работает сле дующим образом. Входное контролируемое напр жени ид(фиг. А) преобразуетс  в пульсирующее и линейным выпр мителем 1 (фиг. 4), а затем в пропорциональное ему посто нное напр жение Uj (фиг.4) дополнительным интегратором 2. Это посто нное напр жение U, пропорциональное входному контролируемому пере менному напр жению , подаетс  на первьш сигнальный вход схемы 3 сравнени . Генератор 4 циклов генерирует импульсное напр жение U (фиг. 4), частота которого значительно меньше частоты импульсного напр ени  U5-, генерируемого генератором 5 -(фиг. 4). В исходном состо нии напр жение Ug на выходе схемы 3 сравнени  равно логической единице (фиг. 4), поэтому импульсное напр жение с выхода импульсного генератора 5 проходит на выход схемы 6 совпадений и поступает на сигнальный вход первого цифроаналогового преобразовател  8, запуска  его. На каждый импульс, поступа1рщий на сигнальный вход цифроаналогового преобразовател  8, преобразователем формируетс  ступенька напр жени . Это ступенчатое напр жение Ug (фиг.4. поступает на второй сигнальный вход схемы 3 сравнени , с помощью которой производитс  сравнение амплитуды ступенчатого напр жени  Ug с величиной посто нного напр жени  02. В момент достижени  равенства этих напр жений схема 3 сравнени  срабатывает и на ее выходе по вл етс  сигнал логического нул , который поступает на управл ющий вход цифроаналогового преобразовател  8, сбрасыва  напр жение на его выходе до нул . Одновременно сбрасываетс  и напр жение на выходе цифроаналогового преобразовател  9, импульсы на вход которого поступают с выхода схемы 6 совпадений через схему 7 задержки , вследствие чего напр же .ние на его выходе нарастает с задержкой на один импульс относительно входа цифроаналогового преобразовател  8 поэтому ступенчатое напр жение UQ имеет на одну ступеньку меньше, чем ступенчатое напр жение Ug. Напр жением логического нул  с выхода схемы 3 сравнени , поступающим также после ее срабатывани  на первый вход схемы 6 совпадений , запрещаетс  дальнейшее прохождение импульсов с импульсного. генератора 5 на выход схемы совпадений в данном цикле работы устройства . IIosTONfy р дальнейшем в течение этого цикла работы устройства напр жени  U« и U на выходах цифроаналоговых преобразователей В и 9 остаютс  равными нулю.1 The invention relates to electrical measuring equipment and can be used in voltmeters of the rms value of alternating voltage. The aim of the invention is to improve the accuracy. FIG. 1 and 2 are time diagrams explaining the essence of the proposed method; in FIG. 3 is a functional diagram of the device that implements the proposed method} in FIG. 4 shows timing charts for devices that work. The device contains rectifier additional integrator 2, circuit 3 comparing generator 4 cycles, pulse generator 5, logic circuit 6 coincidence, circuit7 delay the first 8 and second 9 digital-to-analog converters, adder 10, main integrator 11. Device input 12 is connected to the output of the generator the output of which is connected to the input of the additional integrator 2, the output of the latter is connected to the first signal input of the comparison circuit 3, and in the course of the pulse generator 5 is connected to the second input of the matching circuit 6, to the third input to The generator is connected to the output of a 4-cylinder generator, also connected to the control input of the comparison circuit 3. The output of the comparison circuit 3 is connected to the control inputs of the digital-to-analog converters 8. and 9 and to the first input of the coincidence circuit 6, the output connected to the signal input of the first digital-to-analog converter 8 and through the delay circuit 7 to the signal gy input of the second digital-analog converter 9. Output the latter is connected to the second input of the accumulator 10, to the second input of which the output of the first digits of the analog converter 8 is connected, also connected to the second signal input of the comparison circuit 3, the output of the adder 10 is connected to Foot ode Ba integrator 11 whose output 13 is vkodom device process is carried out as follows. The monitored signal U (t) (Fig. 1a) is subjected to linear detection, which can be either half-wave or half-wave (Fig. 1b). To simplify the formation of a stepped, voltage (Fig. 1g) with an amplitude proportional to the detected controlled voltage, this detected voltage may be subjected to integration (Fig. 1c). The amplitude of the first of the stepwise varying voltages (Fig. 1g) is set proportional to the pre-detected controlled voltage or, if integrated, to the resulting constant voltage (Fig. 1c) The amplitude of the second stepwise varying voltage (Fig. 1 e) one step less than the amplitude of the first step voltage. These two stepwise varying voltages are summed (Fig. 1e), and then the total voltage is integrated (Fig. 1g). When the monitored signal changes by K times the voltsecond area of the first margined step voltage, and consequently, obtained after integrating this stepwise voltage, the DC voltage changes by K times. Let, for example, the voltage U (t) be monitored, the amplitude of which is shown in fig. 2 and a flat line. This voltage is converted to a pulsation, the voltage U2 (t) (Fig. 2 b), and then a constant voltage Uj (t) (Fig. 2 c). In terms of the constant voltage and (1), a step voltage U4 (t) (Fig. 2g) is formed, the amplitude of which is equal to or in the general case proportional to this constant voltage, as well as the second stepwise voltage U5 ( t) (fig. 2 d), the number of steps in which or the amplitude of which is one step less than the amplitude of the first of the stepped varying voltages. If, for example, the first stepwise varying voltage U (t) has four steps, then the second VgM has three steps (Fig. 2 g and 2 d). Then, these two stepwise varying voltages are summed, thus obtaining the total voltage Ug (t) (Fig. 2e), which is then subjected to integration, converting this stepwise sum voltage into a constant voltage (Fig. 2) ). If the amplitude of the monitored voltage U (t) changes, for example, halves, i.e. is 4-U (t) (indicated by the dashed line in Fig. 2a), the magnitude of the pulsating voltage is) and the constant voltage value is (t) (Fig. 2b and 2c). The magnitude of the step voltage 1) 4 (1) is also halved, i.e. instead of four steps, only two steps are formed (shaded in Fig. 2g) and the step voltage Uj- (t) consists of only one step (Fig. 2e). As a result of the summation of these two step voltages of reduced amplitudes, a total step voltage is formed (shaded in Fig. 2 e), the volt-second area of which is equal to the initially generated step voltage U (t). Consequently, the value of the constant voltage and (t) is reduced four times with a decrease in the amplitude of the input controlled voltage by two times. This quadratic ratio between the input variable and voltage is maintained at any change in the controlled alternating voltage. For example, if the alternating voltage is from the initial voltage (Fig. 1a), then the voltages U, j (t) and U3 (t) (Fig. 16 and 1c) change in the same proportions, the first of step voltages has three steps (fig. 1 g) and the second — two steps (fig. 1 e). The volt-second area of the total step voltage (fig. 1 e) is (t), and the integrated constant voltage (FIG. 1 g) is reduced to a value (t). Thus, in this case, the voltage U (t) integrated after the quadratic transformation also varies in proportion to the square of the change in the controlled alternating voltage. The device (FIG. 3) operates as follows. The input controlled voltage Id (Fig. A) is converted into a pulsating and linear rectifier 1 (Fig. 4), and then into a constant voltage Uj proportional to it (Fig. 4) by an additional integrator 2. This constant voltage U, proportional to the input controlled alternating voltage, is fed to the first signal input of the comparison circuit 3. The generator 4 cycles generates a pulse voltage U (Fig. 4), whose frequency is much less than the frequency of the pulse voltage U5- generated by the generator 5 - (Fig. 4). In the initial state, the voltage Ug at the output of the comparison circuit 3 is equal to the logical unit (Fig. 4), therefore, the pulse voltage from the output of the pulse generator 5 passes to the output of the matching circuit 6 and is fed to the signal input of the first digital-to-analog converter 8, starting it. For each pulse received at the signal input of the D / A converter 8, a voltage step is generated by the converter. This step voltage Ug (Fig. 4) goes to the second signal input of the comparison circuit 3, with which the amplitude of the stepped voltage Ug is compared with the value of the constant voltage 02. At the moment of equality of these voltages, the comparison circuit 3 also operates its output appears logical zero signal, which is fed to the control input of the digital-to-analog converter 8, resetting the voltage at its output to zero. At the same time, the output voltage of the digital-analog converter 9, The pulses to the input of which come from the output of the coincidence circuit 6 through the delay circuit 7, as a result of which the voltage at its output increases with a delay of one pulse relative to the input of the digital-to-analog converter 8, therefore the step voltage UQ has one step less than the step voltage Ug. The voltage of the logical zero from the output of the comparison circuit 3, which also arrives after its operation at the first input of the coincidence circuit 6, prohibits the further passage of pulses from the pulse. generator 5 to the output of the coincidence circuit in this cycle of operation of the device. IIosTONfy, during this cycle of operation of the voltage device U "and U, the outputs of the digital-to-analog converters B and 9 remain equal to zero.

Ступенчатые напр жени  Ug и Ug суммируютс  в сумматоре 10 устройства , а суммарное ступенчатое напр жение , с выхода сумматора 10 подвергаетс  затем усреднению с помощью основного интегратора 11. Выходное посто нное напр жение U устройства с выхода интегратора 11 (фиг. 4) пропорционально квадратуThe step voltages Ug and Ug are summed in the device adder 10, and the total step voltage from the output of the adder 10 is then averaged using the main integrator 11. The output constant voltage U of the device from the output of the integrator 11 (Fig. 4) is proportional to the square

,ii)ii)

з/ци)s / qi)

АААА/ .AAAA /.

среднеквадратического значени  входного переменного напр жени  устройства . На фиг. 1, 2 и 4 дл  нагл дности ступенчатые напр жени  показаны с малым количеством ступенек. С увеличением числа ступенек ступенчато измен ющихс  напр жений точност квадратичного приближени  увеличиваетс . Однако при дес ти ступеньках в первом из ступенчато измен ющихс  напр жений погрешность квадратичног приближени  из-за дискретности ступенчато измен ющихс  напр жений составл ет менее 1%,а при п тнадцати - менее 0,5%.the rms input voltage of the device. FIG. 1, 2, and 4, for consistency, the step voltages are shown with a small number of steps. With an increase in the number of steps in stepwise varying stresses, the accuracy of the quadratic approximation increases. However, at ten steps in the first of the stepwise varying voltages, the error of the quadratic approximation due to the discreteness of the stepwise varying voltages is less than 1%, and at fifteen less than 0.5%.

/ V« )/ V

rd. /rd. /

гЛGL

ss

гЛGL

фид.1feed.1

.h.h

/ML/i M/ ML / i M

..jL...jL.

II

ww

JJJj

(J,(J,

ЧгChg

иand

и,, «гand ,, “g

MlllllinillHIHIIIIIIIIIIIIIIHIIIIIIIill JMlllllinillHIHIIIIIIIIIIIIIIHIIIIIIIill J

nilnil

5 35 3

AA

в (isin (is

лl

ю пu p

IXJIXJ

и:and:

nilnil

//

/L/ L

Фмг.Fmg

Claims (2)

СПОСОБ ПОЛУЧЕНИЯ КВАДРАТА СРЕДНЕКВАДРАТИЧЕСКОГО ЗНАЧЕНИЯ ПЕРЕМЕННОГО НАПРЯЖЕНИЯ И УСТРОЙСТВО ДЛЯ ЕГО ОСУЩЕСТВЛЕНИЯ.METHOD FOR PRODUCING SQUARE OF RMS VALUE VARIABLE VARIABLE VALUE AND DEVICE FOR ITS IMPLEMENTATION. (57) 1. Способ получения квадрата' среднеквадратического значения переменного напряжения, заключающийся в линейном детектировании контролируемого сигнала, квадратичном преобразовании предетектированного напряжения и интегрировании результата преобразования, о тличающийся тем, что, с целью повышения точности, подынтегральную функцию составляют из суммарного напряжения двух ступенчато изменяющихся напряжений, амплитуда первого из которых устанавливается пропорциональной амплитуде продетектированного напряжения, а амплитуда второго ступенчатого напряжения меньше на одну ступеньку амплитуды первого ступенчатого напряжения.(57) 1. The method of obtaining the squared 'rms value of the alternating voltage, which consists in linear detection of the controlled signal, quadratic conversion of the detected voltage and integration of the conversion result, characterized in that, in order to improve accuracy, the integrand is made up of the total voltage of two stepwise varying voltages, the amplitude of the first of which is set proportional to the amplitude of the detected voltage, and the amplitude of the second step voltage is less than one step the first step voltage amplitude. 2. Устройство для получения квадрата среднеквадратического значения переменного напряжения, содержащее выпрямитель, соединенный с входом устройства, первый цифроаналоговый преобразователь и последовательно соединенные включенные на выходе устройства сумматор и интегратор, о тличающееся тем, что, с целью повышения точности, в него введены второй цифроаналоговый преобразователь, дополнительный интегратор, импульсный генератор, генератор циклов, схема сравнения, схема задержки и логическая схема совпадений, при этом выход выпрямителя через дополнительный интегра- _ тор подключен к первому сигнально- © му входу схемы сравнения, к второму сигнальному входу которой подключен выход первого цифроаналогового преобразователя, соединенный также с первым входом сумматора, к второму входу которого подключен выход второго цифроаналогового преобразователя, сигнальный вход которого соединен через схему задержки с выходом логической схемы совпадения, к которому подключен также сигнальный вход первого цифроаналогового преобразователя, управляющие входы цифроаналоговых преобразователей соединены с выходом схемы сравнения, к которому подключен также первый вход логической схемы совпадения, к второму входу которой подключен импульсный генератор, а третий вход логической схемы совпадений соединен с выходом генератора циклов и с управляющим входом схемы сравнения.2. A device for producing a squared rms value of an alternating voltage, comprising a rectifier connected to the input of the device, a first digital-to-analog converter, and an adder and integrator connected in series to the output of the device, characterized in that, in order to increase accuracy, a second digital-to-analog converter is introduced into it , an additional integrator, a pulse generator, a cycle generator, a comparison circuit, a delay circuit and a logical coincidence circuit, while the output of the rectifier Through an additional integrator, _ is connected to the first signal input of the comparison circuit, to the second signal input of which the output of the first digital-to-analog converter is connected, also connected to the first input of the adder, to the second input of which the output of the second digital-to-analog converter is connected, the signal input of which is connected through a delay circuit with the output of a matching logic circuit, to which is also connected the signal input of the first digital-to-analog converter, the control inputs of the digital-to-analog converters zovateley connected to the output of the comparison circuit to which is also connected a first input coincidence logic circuit, a second input is connected to a pulse generator and a third input coincidence logic circuit connected to the output cycle of the generator and the control input of the comparison circuit.
SU833647934A 1983-08-03 1983-08-03 Method and device for obtaining squared root-mean-square value of a.s.voltage SU1168868A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833647934A SU1168868A1 (en) 1983-08-03 1983-08-03 Method and device for obtaining squared root-mean-square value of a.s.voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833647934A SU1168868A1 (en) 1983-08-03 1983-08-03 Method and device for obtaining squared root-mean-square value of a.s.voltage

Publications (1)

Publication Number Publication Date
SU1168868A1 true SU1168868A1 (en) 1985-07-23

Family

ID=21083836

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833647934A SU1168868A1 (en) 1983-08-03 1983-08-03 Method and device for obtaining squared root-mean-square value of a.s.voltage

Country Status (1)

Country Link
SU (1) SU1168868A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107422171A (en) * 2016-05-24 2017-12-01 现代自动车株式会社 For the method and system for the RMS for estimating AC voltages

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 213971, кл. G 01 R 19/02, 1967. Авторское свидетельство СССР № 935801, кл. G 01 R 19/02, 1980. Авторское свидетельство СССР № 789832, кл. G 01 R 19/22, 1974. *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107422171A (en) * 2016-05-24 2017-12-01 现代自动车株式会社 For the method and system for the RMS for estimating AC voltages

Similar Documents

Publication Publication Date Title
US3836908A (en) Digital to analog converter
SU1168868A1 (en) Method and device for obtaining squared root-mean-square value of a.s.voltage
US4437057A (en) Frequency detection system
US5148171A (en) Multislope continuously integrating analog to digital converter
SU569025A1 (en) Converter of direct current or voltage to pulse repetition rate
SU966892A1 (en) Voltage-to-frequency converter
SU1193804A1 (en) Stochastic quadratic voltage-to-number converter
SU1019399A1 (en) Digital control device (its versions)
SU1374373A1 (en) Method of controlling thyratron converter
SU938163A1 (en) Quasi-equilibrium detector
SU1462232A1 (en) Regulator
SU1197082A1 (en) Voltage-to-number converter
SU1129535A1 (en) Method of measuring ac voltage actual value
SU1314457A1 (en) Integrating analog-to-digital converter
SU1762246A1 (en) Method for balancing digital extreme bridges of alternating current
SU1524011A1 (en) Device for measuring frequency of harmonic signal
SU1003331A1 (en) Analog-digital converter
SU369399A1 (en) I ALL-UNION
SU1239831A1 (en) Converter of one-phase sine signal to pulses
SU1381711A1 (en) Method of converting shaft angle of turn to code
SU1511697A1 (en) Converter of pulse amplitude to d.c. voltage
SU1124346A1 (en) Analog-digital multiplying device
SU741459A1 (en) Method and device for analogue-digital conversion
SU1478161A1 (en) Device for determining voltage of direct and inverse sequencies
SU883759A1 (en) Device for measuring dc voltage