Кзобретение относитс к вь1числительной технике и технике св зи и может использоватьс в аналоговых вычислительных машинах, в системах автоматики и телемеханики. Цель изобретени - повышение коэффициента подавлени синфазного сигнала. На чертеже представлена принципиальна электрическа схема предлагаемого устройства. Дифференциальный усилитель содержит первый входной дифференциальный каскад, вьтолнен1ый на транзисторах 1-4, второй входнш дифференциальный каскад, вьтолненньч на транзисторах 5-8, nepBbu-i 9, вт ой 10, третий 11, четвертый 12 отражатели тока, генератор тока, выполненньй на п том 13 и шестом 14 отражател х тока, а также первьй 15, второй 16, третий 17, четвертый 18 дополнительные транзисторы , первую 19 и .вторую 20 шины том четысе попарно противофазных вьгхода дшйеренциального усилител соединены с каскадом 21 с несимметричньм выходом Устройство работает следующим образом. Дифференциальный сигнал, поданньй на базы транзисторов 1 и 2, усиливаетс и инвертируетс на их коллекторах . Затем усиливаемый сигнал поступает с коллектора транзистора 1 на вход первого отражател 9 тока, ас коллектора транзистора 2 - на вход . второго отражател lD тока. На выходах первого 9 и второго 10 отражателей тока сигнал инвертируетс и скла дываетс в фазе с усиливаемым сигналом на коллекторах соответственно транзисторов 6 и 5. С э шттepoв тран зисторов 1,2 и 5,6 усиливаемый дифференциальный сигнал поступает в зми теры транзисторов 3 и 4 и в эмиттеры транзисторов 7 и 8, включенных по сх ме с общей базой, где усиливаетс . С коллекторов транзисторов 3 и 4 уси ливаемьй сигнал поступает соответственно на входы третьего 11 и четвертого 12 отражателей тока, на выходах которых инвертируетс и складываетс в. фазе с сигналом на коллекторах транзисторов соответственно 8 и 7. Таким образом, осуществл етс сложакие усиливаемых сигналов. При этом суммируемые усиливаемые сигналы на коллекторах транзисторов 5 и 6, 7 и 1 712 8 наход тс попарно между собой в противофазе , база транзистора 1 вл етс инвертирующим входом дифференциального усилител , а база транзистора 2 - его неинвертирующим входом. Далее усиливаемьй сигнал поступает на базы второго 16, первого 15, четвертого 18 итретьего 17 дополнительных транзисторов. При подаче возрастающего уровн сигнала на входы дифференциального усилител соответственно увеличиваетс уровень сигнала на базах первого 15, второго 16, третьего 17 и четвертого 18 дополнительных транзисторов, что определ ет соответственное увеличение тока в их эмиттерах, а это вызывает увеличение тока на вькодах ц того 13 и шестого 14 отражателей тока и, следовательно, приводит к увел-ичению базовых токов транзисторов 3,4,7,8 и эмиттерньк токов транзисторов 1,2,5,6, т.е. приводит к увеличению тока, потребл емого первым и вторым входными дифференциал каскадами дифференциального усилител . Вследствие этого улучшаетс линейность вольт-амперных характеристик, вход щих в него активных элементов, что приводит к значительному , уменьшению коэффициента нелинейных искажений дифференциального усилител и амплитуды боковых: сос.тавл ющих .частот передаваемого сигнала. Дифференциальньй сигнал, поступаюгций на базы первого 15, второго 16, третьего 17 и четвертого 18 дополнительных транзисторов, усиливаетс , инвертируетс на их коллекторах и поступает на каскад 21. Синфазные входные напр жени в значительной мере подавл ютс за счет большого дифференциального сопротивлени п того 13 и шестого 14 отражат лей тока токозадающей цепи, выходы которых включены в базовую цепь тран-зисторов 3,4,7 и 8. Однако такое подавление синфазных сигналов (пор дка - 50-60 дБ) вл етс недостаточньм дл надежного функционировани дифференциального усилител в режиме компарировани и в услови х большого уровн помех, определ емого допустимым уровнем и величиной подавлени синфазных помех, абсолютна величина которой должна быть сравнима или превьш1ать величину коэффициента усилени дифференциального сигнала.The invention relates to computer and communications technology and can be used in analog computers, automation systems and telemechanics. The purpose of the invention is to increase the common mode rejection ratio. The drawing shows a circuit diagram of the proposed device. The differential amplifier contains the first input differential cascade, implemented on transistors 1-4, the second input differential cascade, implemented on transistors 5-8, nepBbu-i 9, 10, third 11, fourth 12 current reflectors, current generator, performed on volume 13 and the sixth 14 current reflectors, as well as the first 15, second 16, third 17, fourth 18 additional transistors, the first 19 and second 20 buses volume four in pairs of antiphase triggers of the power amplifier connected to the cascade 21 with an asymmetrical output The device works with eduyuschim way. The differential signal, applied to the bases of transistors 1 and 2, is amplified and inverted in their collectors. Then the amplified signal is fed from the collector of transistor 1 to the input of the first current reflector 9, and the collector ac of the transistor 2 to the input. second reflector ld current. At the outputs of the first 9 and second 10 current reflectors, the signal is inverted and stacked in phase with the amplified signal at the collectors of transistors 6 and 5, respectively. From the output of transistors 1.2 and 5.6, the amplified differential signal enters the view of transistors 3 and 4 and into the emitters of transistors 7 and 8, included in the common base scheme, where it is amplified. From the collectors of transistors 3 and 4, the amplified signal is fed to the inputs of the third 11 and fourth 12 current reflectors, respectively, at the outputs of which is inverted and added. a phase with a signal on the collectors of transistors, respectively, 8 and 7. Thus, the amplified signals are added. In this case, the summable amplified signals at the collectors of transistors 5 and 6, 7 and 1 712 8 are in pairs with each other in antiphase, the base of transistor 1 is the inverting input of the differential amplifier, and the base of transistor 2 is its non-inverting input. Further, the amplified signal arrives at the bases of the second 16, first 15, fourth 18 and third 17 additional transistors. When applying an increasing signal level to the inputs of the differential amplifier, the signal level at the bases of the first 15, second 16, third 17 and fourth 18 additional transistors increases accordingly, which determines a corresponding increase in the current in their emitters, and this causes an increase in current on the codes of that 13 and the sixth 14 current reflectors and, therefore, leads to an increase in the base currents of transistors 3,4,7,8 and emitter currents of transistors 1,2,5,6, i.e. leads to an increase in the current consumed by the first and second input differential cascades of the differential amplifier. As a result, the linearity of the current-voltage characteristics of the active elements contained in it is improved, which leads to a significant decrease in the nonlinear distortion coefficient of the differential amplifier and the amplitude of the side components: the amplitudes of the transmitted signal. The differential signal arriving at the bases of the first 15, second 16, third 17 and fourth 18 additional transistors is amplified, inverted on their collectors and fed to the cascade 21. The common-mode input voltages are largely suppressed due to the large differential resistance of 13 and the sixth 14 current-current circuit reflectors, the outputs of which are included in the basic circuit of transistors 3,4,7 and 8. However, such suppression of common-mode signals (about 50-60 dB) is insufficient for reliable operation an amplifying amplifier in the mode of comparing and under conditions of a high level of interference, determined by the permissible level and amount of common mode rejection, the absolute value of which must be comparable to or exceed the value of the gain of the differential signal.