SU1166133A1 - Устройство дл сжати двоичных векторов - Google Patents
Устройство дл сжати двоичных векторов Download PDFInfo
- Publication number
- SU1166133A1 SU1166133A1 SU843692983A SU3692983A SU1166133A1 SU 1166133 A1 SU1166133 A1 SU 1166133A1 SU 843692983 A SU843692983 A SU 843692983A SU 3692983 A SU3692983 A SU 3692983A SU 1166133 A1 SU1166133 A1 SU 1166133A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- cell
- elements
- inputs
- output
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
УСТРОЙСТВО 7Ц1Я СЖАТИЯ ДВОИЧНЫХ ВЕКТОРОВ, содержащее ti чеек , кажда из которых включает первый и второй элементы И, первый элемент ИЛИ и два элемента НЕ, о тличающее с тем, что, с целью сокращени аппаратурных затрат , в каждую чейку введены третий и четвертый элементы И и второй элемент ИЛИ, причем первые входы всех чеек йвл ютс входами исходного; двоичного вектора устройства, второй вход П -и чейки вл етс входом нулевого значени сигнала устройства, второй вход каждой i чейки соединен с первым выходом
Description
1
Изобретение относитс к вычислительной технике и предназначено дл сжати двоичных векторов.
Известно устройство дл обработки и сжати информации, содержащее регистр текущей выборки, сумматор, оперативную пам ть, регистр числа, буферную пам ть, счетчик заполнени элементы И-НЕ, схему сравнени , элементы ИЛИ, и l J .
Дл реализации устройства требуютс значительные затраты оборудовани .
Наиболее близким по технической сущности к изобретению вл етс устройство, вьтолненное в виде матрицы запоминающих чеек, содержащей m стрбк и п столбцов, причем ка да чейка содержит два элемента И, элемент ИЛИ, два элемента НЕ триггер {2. : Однако известное устройство обладает большим количеством оборудовани , так как выполнено в виде матрицы.
Цель изобретени - сокращение аппаратурных затрат,.
Поставленна цель достигаетс тем, что в устройстве, содержащем п чеек, кажда из которых включает первый и второй элементы И, элемент ИЛИ и два элемента НЕ, в каждую чейку введены третий и четвертый элементы И и второй элемент ИЛИ, причем первые входы всех чеек вл ютс входами исходного дво , ично.го вектора устройства, второй вход п-й чейки вл етс входом нулевог значени сигнала устройства , второй вход каждой i-й чейки соединен с первым выходом i + 1-й чейки, третий вход первой чейки вл етс входом единичного значени сигнала устройства, третий вход i-й чейки соединен с вторым выходом i-1-й чейки, третьи выходы всех чеек вл ютс выходами устройства, а в каждой чейке первый ее вход соединен с первыми входами первого и второго элементов И и с входом первого элемента НЕ, выход которого подключен к первым входам третьего и четвертого элементов И, вторые входы которых соединены с вторым входом чейки, третий вход которой соединен с вторым входом первого элемента И, с третьим входом четвертого элемен661332
та И и с входом второго элемента НЕ, вькод которого соединен с вторым входом второго элемента И и с третьим входом третьего элемента 5 И, выходы второго и третьего элементов И подключены соответственно , к входам первого элемента ИЛИ, . ход которого вл етс первым выходом чейки, выходы первого и четвертого элементов И соединены соответственно с входами второго элемента ИЛИ, выход которого вл етс третьим выходом чейки, второй выход которой соединен с выходок 15 первого элемента И.
На фиг. 1 представлена структурна схема предлагаемого устройства; на фиг. 2 - схема чейки.
Устройство содержит чейки 1 - 1ц, 20 выходы и входы 2-7 чеек, элементы ИЛИ 8, элементы И 9 и 10, элементы НЕ 11 и 12, элементы И 13 и 14, элемент ИЛИ 15.
Устройство работает следующим 5 образом.
Кажда чейка реализует следующие функции:
-1 - -1 , x,vxz
0 f., x,-f y
z x,-f.V x;f z
Ha вход 3 верхней чейки подаетс нулевой сигнал, на вход 6 нижней чейки - единичньй сигнал.
5 Исходный двоичный вектор подаетс на входы 4 всех чеек. Единичный сигнал на выходе 7 чейки по вл етс в тех случа х, если есть единичный сигнал на входе 4 этой чейки
0 и единичный сигнал на входах предыдущих чеек или есть единичные сигналы на входах 4 предьодущх чеек и нет на входе 4 чейки 1;, но есть единичный потенциал хот
5 бы на одном иэ последующих входов 4 чеек Ij+i 1п
Таким образом, кажда единица, под которой наход тс нули, продвигаетс вниз, пока не встретитс
0 единица, т.е. осуществитс следующее преобразование, например, двоичный вектор на входе О110001О, на выходе OOOOOtll.
Предлагаемое устройство путем
55 введени в чейку двух элементов И, одного элемента ИЛИ и вследствие изменени св зей между чейками позвол ет выполнить его в виде линейки , а не в виде матрицы, что сокращает аппаратурные затраты. Например , дл сжати 8-разр дного двоичного вектора предлагаемое устройство содержит 32 элемента И, 16 элементов ИЛИ и 16 элементов НЕ,, а известное устройство содержит
128 элементов И, 6А элемента ИЛИ и 128 элементов НЕ.
Таким образом, предлагаемое устройство позвол ет сэкономить 96 элементов И, 48 элементов ИЛИ и 112 элементов НЕ.
Г Г
I t
f
ФигЛ
Фиг. 2
Claims (1)
- УСТРОЙСТВО ДЛЯ СЖАТИЯ ДВОИЧНЫХ ВЕКТОРОВ; содержащее η ячеек, каждая из которых включает первый и второй элементы И, первый элемент ИЛИ и два элемента НЕ, о тличающее с я тем, что, с целью сокращения аппаратурных затрат, в каждую ячейку введены третий и четвертый элементы И и второй элемент ИДИ, причем первые входы всех ячеек являются входами исходного: двоичного вектора устройства, второй вход П -й ячейки является входом нулевого значения сигнала устройства, второй вход каждой i —й ячейки соединен с первым выходом (i+1)-?ft ячейки, третий вход первой ячейки является входом единичного значения сигнала устройства, третий вход 1 -й ячейки соединен .с вторым выходом (}-1)-й ячейки, третьи выходы всех’ ячеек являются выходами · устройства, а в каждой ячейке первый ее вход соединен с первыми входами первого и второго элементов И и с входом первого элемента НЕ, выход которого подключен к первым входам третьего и четвертого элементов И, вторые входы которых соединены с вторым входом ячейки, третий вход которой соединен с вторым входом первого элемента И, с третьим входом четвертого элемента И и с входом второго элемента НЕ, выход которого соединен с вторым входом второго элемента И и с третьим входом третьего элемента И, выходы второго и третьего элементов И подключены соответственно к входам первого элемента ИЛИ, выход которого является первым выходом ячейки, выходы первого и четвертого элементов И соединены соответственно с входами второго элемента ИЛИ, выход которого является третьим выходом ячейки, второй выход которой соединен с выходом первого элемента И.SU,.,. 11661331 1
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843692983A SU1166133A1 (ru) | 1984-01-20 | 1984-01-20 | Устройство дл сжати двоичных векторов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843692983A SU1166133A1 (ru) | 1984-01-20 | 1984-01-20 | Устройство дл сжати двоичных векторов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1166133A1 true SU1166133A1 (ru) | 1985-07-07 |
Family
ID=21100633
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843692983A SU1166133A1 (ru) | 1984-01-20 | 1984-01-20 | Устройство дл сжати двоичных векторов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1166133A1 (ru) |
-
1984
- 1984-01-20 SU SU843692983A patent/SU1166133A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Авторское свидетельство СССР № 531158, кл. G 06 F 15/00, 1974. 2. Авторское свидетельство СССР № 943739, кл. G 06 F 15/20, 1980 (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR890013904A (ko) | 비트 직렬 장치 | |
US4574357A (en) | Real time character thinning system | |
EP0370543A3 (en) | Digital neural network | |
SE7707970L (sv) | Digital signalbehandling | |
SU1166133A1 (ru) | Устройство дл сжати двоичных векторов | |
GB2281173A (en) | Method and device for configuration of a time-space-time cross-connection at occassions when the need of cross-connexion changes and use thereof | |
US3596258A (en) | Expanded search method and system in trained processors | |
US4893184A (en) | Arrangement for DPCM-coding with high data rate | |
EP0244958A3 (en) | Sorter method and apparatus using multiple column merger | |
RU2809213C1 (ru) | Мажоритарный модуль | |
US5237656A (en) | Image processing apparatus using look-up tables | |
SU943739A1 (ru) | Устройство дл сжати двоичных векторов | |
SU851431A1 (ru) | Устройство дл распознавани образов | |
SU1575168A1 (ru) | Устройство дл выделени медианы трех чисел | |
SU1667041A1 (ru) | Устройство дл ввода информации | |
CA1050619A (en) | Digital filters | |
SU1193663A1 (ru) | Сумматор уплотненных кодов | |
SU1164735A1 (ru) | Статистический анализатор | |
SU1059585A1 (ru) | Устройство дл коррекции изображений | |
SU1107291A2 (ru) | Цифровой фильтр | |
CA2147314A1 (en) | A configurable vector processor | |
SU721815A1 (ru) | Устройство дл ввода информации | |
SU841009A1 (ru) | Устройство дл сжати и передачиизМЕРиТЕльНОй иНфОРМАции | |
JPS6446830A (en) | Data selection system | |
KR970068666A (ko) | 전역탐색 블럭정합 움직임 추정기 |