SU1164887A2

SU1164887A2 - Дельта-декодер с экспандированием

Info

Publication number: SU1164887A2
Application number: SU843684676A
Authority: SU
Inventors: Александр Асафиевич Зайцев; Владимир Эмильевич Магиденко; Павел Ильич Чередников
Original assignee: Харьковский Ордена Трудового Красного Знамени Институт Радиоэлектроники Им.Акад.М.К.Янгеля
Priority date: 1984-01-04
Filing date: 1984-01-04
Publication date: 1985-06-30

Abstract

ДЕЛЬТА-ДЕКОДЕР С ЭКСПАНДИРОВАНИЕМ по авт. св. № 594583, отличающийс тем, что, с целью уменьшени шумов квантовани в режиме молчани , 1з него введены резистор , повторитель напр жени , дополнительный ключ, выделитель посто нной составл ющей, источник опорного напр жени и компаратор, выход интегратора через соеди енные последовательно резистор и повторитель напр жени подключен к выходу устройства , а объединенные выходы ключей соединены с входом выделител посто нной составл ющей, выход которого подключен к первому входу компаратора , второй вход которого соединен с источником опорного напр жени , а выход - с управл ющим входом дополнительного ключа, вход и выход которого подключены соответственно к нулевой шине и входу повто (Л рител напр жени .

Description

а

4;:

00 00

«vj

1

Изобретение относитс к автоматике и вычислительной технике, а именно к цифровой обработке сигналов, и может быть использовано дл построени кодеров и декодеров в каналах св зи с использованием дельта-модул ции . .

По основному авт. св. № 594583 известен дельта-декодер с экспандированием , содержащий формирователь цифрового сигнала, первый и второй входы которого соединены с входами устройства, а выходы подключены к первым входам соответствующих элементов И и к соответствующим входам анализатора цифрового сигнала, первый и второй выходы которого соединены соответственно со счетным и управл ющим входами двоичного реверсивного счетчика, выходы разр дов которого подключены к управл ющим входам соответствукщих ключей, входы которых соединены с соответствующими выходами Генератора импульсных последовательностей, объединенные выходы ключей соединены с вторыми входами элементов И, выходы которых подключены к соответствующим входам генератора тока, выход которого соединен с входом интегратора, подключенного своим выходом к выходу устройства LI J.

Недостатком этого дельта-декодера вл етс повышенный уровень шу .ма в режиме молчани из-за неидеальности устройств преобразовани исходного сигнала в .цифровую последовательность .

Ц-елЬ изобретени - уменьшение шумов квантовани в режиме молчани .

Поставленна цель достигаетс тем, что в дельта-декодер с экспандйрованием введены .резистор, повторитель напр жени , дополнительный, ключ, вьщелитель посто нной составл ющей , источник опорного напр жени и компаратор, выход интегратора через соединенные последовательно резистор и повторитель напр же .ВИЯ подключен к выходу устройства, а объединенные выходы ключей соединены с входом выделител посто нной составл ющей, выход которого подклю чен к первому входу компаратора, второй вход которого соединен с источником опорного напр жени , а выход - с управл ющим Входом дополнительного ключа, вход и выход которо го подключены соответственно к нуле48872

вой шине и входу повторител напр жени .

J

На чертеже показана блок-схема предлагаемого устройства. 5 Устройство содержит формирователь 1 цифрового сигнала, выходы которого подключены к входам анализатора 2 цифрового сигнала и к первым входам соответствующих элементов 3

0 -и 4 И, выходь которых через генератор 5 тока.подключены-к входу интегратора 6. Выходы анализатора 2 цифрового сигнала подключены также к счетному и управл ющему входам

5 двоичного реверсивного счетчика 7, .выходы разр дов которого подключены к управл ющим входам соответствующих ключей 8-11, сигнальные входы которых соединены с соответствующими входами генератора 12 импульсных последовательностей, а выходы ключей 8-11 подключены ко вторым входам элементов 3 и 4 И, при этом двоичный реверсивный счетчик 7 состоит из цепочки триггеров 13-16.

Последовательно соединенные резистор 17 и повторитель 18 напр жени включены на выходе интегратора 6, между входом повторител 18 и нулевой шиной включен дополнительный ключ 19. С выходами ключей 8-11 соединен вход выделител 20 посто нной составл ющей, а выход его соединен с первым входом компаратора 21, ко второму входу которого подключен источник 22 опорного напр жени , а выход койпаратора 21 соединен с управл ющим входом дополнительного ключа 19. Устройство работает следующим образ м . ,.

Анализато.р 2 анализирует двоичный сигнал на выходе формировател 1. Если число подр д следующих единиц или нулей не превышает четыре, то в двоичном реверсивном счетчике 7 взведен только триггер 13. Выходной сигнал триггера 13 отпирает ключ 8 и на интегратор 6 через генератор 5 тока и соответствующий элемент 3 или 4 И каждый интервал дискретизации проход т импульсы из последовательности , имеющей минимальную длительность . Если число подр д следующих единиц или нулей превьщ1ает четыре , то анализатор 2 выдает импульсный сигнал, при котором триггер 13 приходит в исходное состо ние, а триггер 14 взводитс . В результате ключ 8 запираетс , а отпираетс

31

ключ 9, пропуска на свой выход (к далее на интегратор б) импульс с длительностью в два раза большей, чем длительность икшульсов триггера 13. Чем больше число, записанное в двоичный реверсивный счетчик, тем больше длительность импульса, приход щего на интегратор 6. Если крутизна исходного сигнала понижаетс , то анализатор 2 переводит двоичный реверсивный счетчик 7 в режим вычитани по управл ющему входу и число в нем . уменьшаетс с приходом сигнала на счетный вход.

В режиме молчани , когда в точке соединени сигнальных выходов ключей 8-11 проход т импульсы минимальной длительности, на выходе выделител 20 посто нной составл ющей (в простейшем случае интегрирующа рС-цепь ) присутствует напр жение минимальной величины. С по влением Импульсов большей длительности на входе выделител 20 (что соответствует по влению информационной последовательности преобразовани исходного сигнала ), на выходе последнего напр жение возрастает. Поэтому в режиме молчани напр жение на выходе вьвделител 20 принимаетс за пороговое , при котором срабатывает компара4887 , 4

тор 21 и, следовательно, ключ 19 перекрывает выход декодера. При увеличении напр жени на выходе вьщелител 20 ключ I9 закрьшаетс и не вносит вли ни в работу декодера. Установка порога срабатывани компаратора осуществл етс источником 22 опорного напр жени . Повторитель 18 напр жени служит дл преобразовало выходного сопротивлени декоде-. ра, которое увеличилось вследствие включени резистора 17.

Таким образом, введенные резистор, повторитель напр жени , дополнительный ключ, выделитель посто нной составл ющей, источник опорного напр жени и компаратор фактически выполн ют функции порогового шумоQ подавл ющего устройства, управл емого напр жением экспандировани , которое выдел етс с помощью выделител 20 посто нной составл ющей из импульсной последовательности, величина которого вл етс объективные параметром состо ни молчащего канала . Вследствие этого происходит увеличение отношени сигнал/шум на выходе декодера за счет уменьшени шума .квантовани в режиме молчаНИН .

Claims

ДЕЛЬТА-ДЕКОДЕР С ЭКСПЛИЦИРОВАНИЕМ по авт. св. № 594583, отличающийся тем, что, с целью уменьшения шумов квантования в режиме молчания, в него введены резистор, повторитель напряжения, дополнительный ключ, выделитель постоянной составляющей, источник опорного напряжения и компаратор, выход интегратора через соединенные последовательно резистор и повторитель напряжения подключен к выходу устройства, а объединенные выходы ключей соединены с входом выделителя постоянной составляющей, выход которого подключен к первому входу компаратора, второй вход которого соединен с источником опорного напряжения, а выход - с управляющим входом дополнительного ключа, вход и вы- _Л ход которого подключены соответст- 3 венно к нулевой шине и входу повторителя напряжения.

SU„„ 1164887