SU1157542A1 - Устройство дл умножени - Google Patents

Устройство дл умножени Download PDF

Info

Publication number
SU1157542A1
SU1157542A1 SU823508119A SU3508119A SU1157542A1 SU 1157542 A1 SU1157542 A1 SU 1157542A1 SU 823508119 A SU823508119 A SU 823508119A SU 3508119 A SU3508119 A SU 3508119A SU 1157542 A1 SU1157542 A1 SU 1157542A1
Authority
SU
USSR - Soviet Union
Prior art keywords
block
outputs
decimal
summation
binary
Prior art date
Application number
SU823508119A
Other languages
English (en)
Inventor
Александр Антонович Шостак
Original Assignee
Минский радиотехнический институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Минский радиотехнический институт filed Critical Минский радиотехнический институт
Priority to SU823508119A priority Critical patent/SU1157542A1/ru
Application granted granted Critical
Publication of SU1157542A1 publication Critical patent/SU1157542A1/ru

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

УСТРОЙСТВО ДЛЯ УЙНОЖЕНИЯ, содержащее регистры множимого, множител  и произведени , блок формировани  частичных произведений, блок двоичного суммировани , блок дес тичного суммировани  и блок коррекции, причем выходы разр дов регистра множител  подключены к входам первой группы блока формировани  частичных произведений, выходы которого подключены к входам блока двоичного суммировани , выходы блока коррекции подключены к первой группе входов блока дес тичного суммировани , выходы которого соединены с входами регистра произведени , отличающеес  тем, что, с целью сокращени  количества оборудовани , устройство содержит блок формировани  кратных множимого и блок суммировани  тетрадных переносов, блок формировани  частичных произведений содержит группы элементов И, блок суммировани  тетрадных переносов содержит узлы суммировани  тетрадных переносов, коррекции содержит узлы умножени  на шесть в дес тичном коде, блок: дес тичного суммировани  содержит три дес тичных сумматора, причем Выходы регистра множимого подключены .к входам блока формировани  кратных множимого, первые входы элементов И каждой группы блока формировани  частичных произведений подключены к соответствующему входу первой группы этого блока, вторые входы элементов И блока формировани  частичных произведений

Description

Изобретение относится к вычисли- в десятичном коде блока 9 коррекции, тельной технике и может быть использовано для быстрого умножения десятичных чисел, а также при‘разработке универсальных быстродействующих j устройств умножения двоичных и , десятичных чисел.
Целью изобретения является сокращение количества оборудования.
На фиг. 1 изображена структурная ;о схема устройства; на фиг. 2 - функциональная схема блока формирования кратных множимого; на фиг. 3 - функциональная схема блока формирования частичных произведений при т=2; ί5 на фиг, 4 - функциональная схема блока суммирования тетрадных переносов при ш=2; на фиг. 5 - функциональная схема блока коррекции при tn =2; на фиг. 6 - функциональная 2θ схема блока десятичного суммирова-. ния при m =2,
Устройство содержит регистры 1- соответственно множимого, множителя и произведения, блок 4 форми- 25 рования кратных множимого, блок 5 формирования частичных произведений, блок 6 двоичного суммирования, блок суммирования тетрадных переносов, содержащий узлы 84 -8_1суммирования тетрадных переносов, блок 30 коррекции, содержащий узлы lOjУмножения на шесть в десятичном коде, блок II десятичного суммирования. Выходы 12 разрядов регистра 2 множителя подключены к входам 35 первой группы блока 5 формирования частичных произведений, выходы 13 разрядов регистра I подключены к входам блока 4, входы групп с второй по пятую блока 5 соединены 40 соответственно с выходами Ι4γ-144 групп с первой по четвертую блока формирования кратных множимого, выходы Ιδ,,-ΐδφη, блока 5 формирования частичных произведений подключены к 45 входам блока двоичного суммирования, выходы 161 -1тетрадных переносов которого подключены в соответствии со значениями весов разрядов к входам соответствующих узлов 50 суммирования блока 7 суммирования тетрадных переносов, выходы 17^ 17 тетрадных сумм блока 6 соединены с группой входов блока 11, выходы 181-18_1узлов 8^-82 блока 7 55 суммирования тетрадных переносов подключены к входам соответствующих узлов 101 умножения на шесть выходы 19т-19_л узлов 1 0—10 умножения на шесть в десятичном коде блока 9 коррекции подключены к группе входов блока 11 десятичного суммирования, выходы 20п-201то блока 11 десятичного суммирования соединены с входами регистра Зрезультата.
Блок 4 предназначен для формирования двухкратного, четырехкратного и восьмикратного множимых. Получение, этих кратных в двоичной системе счисления не вызывает никакого труда и все они могут быть образованы простым сдвигом информации соответственно на один, два и три двоичных разряда, в сторону старших разрядов. Что же касается десятичной системы счисления, то при формировании указанных кратных по методу сдвига здесь возникают определенные, трудности, такие как организация десятичных переносов в более старшие разряды и коррекция результата. На фиг. 2 показан один из возможных вариантов реализации, блока 4 формирования кратных множимого, в основу которого взята операция удвоения. В двоичной системе счисления удвоение может быть выполнено с помощью сдвига каждой двоичной цифры в соседний старший разряд. В десятичной системе счисления при использовании кода 8421 может быть применена такая же процедура сдвига, за исключением того, что, если удвоенная цифра равна или больше десяти, то, как и при сложении двух десятичных цифр, необходимо сформировать десятичный перенос и выполнить коррекцию путем добавления ”+6”. Удвоение десятичного числа можно осуществить и несколько другими способами. Блок 4 формирования кратных множимого содержит (фиг. 2 ) узлы 21η- 213 удвоения. На выходе 14г узла 2!ч удвоения формируется двухкратное множимое, на выходе 143 узла 21г удвоения - четырехкратное множимое и на выходе’ 144 узла 213 удвоений. восьмикратное множимое. Таким образом, в блоке 4 кратные формируются посредством многократного выполнения в узлах 21.t-21j операций удвоения над исходной информацией. Так, например, восьмикратное множимое фор^мируется в результате последовательного выполнения трех операций удвое
1157542 4 ния на первом 21ή , втором 212 и третьем 213 узлах удвоения.
Блок 5 предназначен для формирования частичных произведений и содержит 4„ групп двухвходовьтх элемен- j тов И. На выходах элементов И одной группы образуется одно частичное произведение, а всего в блоке 5 образуется 4m частичных произведений, На фиг. 3 изображена функциональная схема блока 5 при т=2. Первые входы элементов И 22 каждой группы блока 5 подключены к соответствующему входу его первой группы входов (с выходов 12^ регистра 2 поступает в блок 5 через его первую группу входов значение младшей тетрада множителя, а с выходов 12г } регистра 2 подается через эту же группу входов значение старшей тетрады), вторые входы элементов И 22 первой и пятой групп блока 5 подключены к соответствующему входу его второй группы входов, на которую подается значение однократного множимого с выходов 14п блока 4, вторые входы элементов И 22 второй и шестой групп блока 5 подключены к. соответствующему входу его третьей группы входов, на которую поступает значение двухкратного множимого с вы- 3® ходов 14г блока 4, вторые входы элементов И 22 третьей и седьмой групп блока 5 подключены к соответствующему входу его четвертой группы входов, на которую подается 35 значение четырехкратного множимого с выходов 14э блока 4, вторые входы элементов И 22 четвертой и восьмой групп блока 5 подключены к соответствующему входу его пятой группы 40 входов, на которую поступает значение восьмикратного множимого, с выходов 14* блока 4. На выходах 15И15j групп элементов И 22 с первой по восьмую соответственно образует- 45 ся восемь частичных произведений, которые далее поступают на входы блока 6 двоичного суммирования в соответствии со значениями весов их разрядов. 50
Блок 6 двоичного суммирования предназначен для параллельного,по возможности, суммирования частичных произведений, сформированных в блоке 5 и поступающих на входы блока 55 6 в соответствии со значениями весов их разрядов. На выходах 17^17 блока 6 формируется 2та тетрад двоичной суммы в однорядном коде, а на выходы 16ή— 162из блока 6 поступают тетрадные переносы. Например, на выход 16т подаются только все те переносы, которые образуются в первой наименее значимой тетраде блока 6 при суммировании в нем частичных произведений и которые должны поступить и поступают в его соседнюю более старшую тетраду для правильного формирования двоичной суммы на выхо~г дах .17, “ 172гп. Переносы же, которые возникают в первой тетраде блока 6 и в ней же используются на его выход 16, , не должны подаваться. Тетрадные переносы, значения которых поступают на выходы 161-16^^., блока 6, могут быть как одноразрядными двоичными числами, так и многоразрядными. [Последнее имеет место при использовании в блоке 6 двоичного суммирования многовходовых параллельных счетчиков.
Блок 7 суммирования тетрадных переносов (фиг. 1) содержит узлы 848_^ суммирования, каждый из которых осуществляет двоичное суммирование переносов, возникающих только в одной тетраде блока 6, Например, узел 8 производит суммирование только тех (переносов, которые образуются в пгй тетраде блока 6 суммирования и обязательно передаются в его (т+1)-ую или еще в более старшие тетрады. В принципе узлы 8и-82гпи могут осуществлять, если это целесообразно, и десятичное суммирование с формированием на своих выходах 18^-182-1 результатов в десятичном коде. Однако в дальнейшем предлагается, что узлы 8,-8 осуществляют двоичное суммирование и формируют на своих выходах результаты в двоичном коде. На фиг7 4 в качестве примера приведена функциональная схема блока 7 при щ=2 и в предположении, что суммирование в блоке 6 осуществляется с помощью одноразрядных двоичных сумматоров с сохранением переносов, образующих древовидную структуру. Анализ этой структуры и возможных значений сомножителей показывает, что на входы первого узла 8q с выходов 16^' блока 6 двоичного суммирования не может одновременно поступить больше одного тетрадного переноса, на входы второго узла 8? с выходов 162 блока 6 - не больше грех, на входы третьего узла 83 с выходов 163 блока 6 - не больше двух тетрадных переносов. Узлы 8η-83 на фиг. 4 построены с использованием одноразряд· ных двоичных сумматоров 23·,- 23^· и логических элементов ИЛИ 24η- 24 э. Учитывая невозможность одновременного присутствия некоторых тетрадных переносов на входах узлов 8г и 83 последние могут быть в определенных случаях упрощены. Следует отметить, что все узлы 8η- 82 η блока 7 суммирования тетрадных переносов могут быть построены на основе быстродействующих ПЗУ по соответствующим таблицам истинности.
Блок 9 предназначен для формирования по значениям сумм тетрадных переносов, полученных на выходах 18ή“182 блока 7 коррекции результата, образовавшегося на выходах 171-172(Т1 блока 6 двоичного суммирования. Он содержит (фиг. 1) узлы 10η-Ю2П11 умножения на шесть, формирующие на своих выходах !9П -192гп.А произведения в десятичном коде. Такой принцип формирования коррекции объясняется тем, что при двоичном суммировании в блоке 6 десятичных частичных произведений для получения правильного результата необходимо всякий раз, когда возникает перенос из тетрады,корректировать эту тетраду путем добавления к ней числа 6. С целью же увеличения быстродействия и сокращения количества оборудования это добавление числа 6 в блоке 6 двоичного суммирования не производится. Вместо этого в блоке 7 суммирования тетрадных переносов для каждой весовой позиции блока 6 подсчитывается число тетрадных переносов, по значению которого в блоке 9 формируется правильная коррекция. Если на выходах 184-182т1 блока 7 образуются результаты в двоичном коде, то в узлах lO4-lOzm_1 блока 9 осуществляется двоичное умножение с последующим преобразованием получившихся произведений в десятичный код, если же на выходах 18η -182Γη_η блока 7 формируются результаты в десятичном коде, то узлы 1Οη-102m_3блока 9 производят десятичное умножение с получением произведений сразу в десятичном коде. Узлы 10ή-102ην.η умножения на шесть могут быть реализованы, в частности, с помощью быстродействующих ПЗУ по соответству ющим таблицам истинности. В этом случае отпадает необходимость преобразования двоичных кодов произведений в десятичные коды, так как все произведения могут быть предварительно записаны в ПЗУ в десятичном коде. В рассматриваемом случае надобность в узле Ю2 умножения блока 9 фактически отпадает, так как на выходах 18., узла 8^ не может образоваться число большее единицы. Узел же Ю2умножения должен формировать на своем выходе I 92 следующие десятичные результаты: 00 - если на выходах I82 блока 7 присутствует ноль, 06 - если на выходах 182 блока 7 сформирована единица, 12 если на выходах 182 блока 7 присутствует число 2 и 18 - если на выходах 182 блока 7 присутствует число 3. Подобным образом, работает и узел 103 умножения на шесть блока 9 коррекции. На фиг. 5 изображена функциональная схема блока 9 при tn =2. Второй узел 102 блока 9 содержит двухвходовой дешифратор 25 и элементы ИЛИ 26η и 262, третий узел 10j блока 9 содержит элемент ИЛИ 26^.
В блоке 1I десятичного суммирования фиксируется окончательный результат умножения в устройстве m -разрядных десятичных чисел. Он сожержит (фиг. 6 ) десятичные сумматоры 27η 27у (на фиг. 6 разрядность сумматоров 27η-275 и подключение их входоввыходов показаны ддят=2). В первом сумматоре 27η выполняется быстрое суммирование десятичных результатов, сформированных на выходах 19-19- \ блока 9 коррекции. Структура этого сумматора зависит от разрядности умножаемых в устройстве чисел. Так, при т=2 первый десятичный сумматор 27п может быть исключен (на фиг. 6 он показан штриховой линией ), так как результаты, сформированные на выходах 19η-193 блока, могут быть просто объединены без подсуммирования. При значениях 3/т<9 этот сумматор двухвходовой, а при т>9 он должен осуществлять суммирование трех десятичных чисел. Надобность в суммировании более трех десятичных чисел в сумматоре 27д во всех практических случаях отсутствует. На десятичном сумматоре 27,, преобразуется сумма, полученная на выходах 17и-172 ч т блока 6 двоично: о суммирования, путем ее потет'радиого сложе-, ния с нулями. После этого во всех тетрадах этой суммы будут цифры, не превышающие значения девяти, так как из тетрад, значения которых были больше девяти, в сумматоре 272 образуются десятичные переносы и осуществляется коррекция этих тетрад. Ввиду того,что вдесятичном сумматоре 272 все время выполняется суммирование· числа с нулем, то он может быть существенно упрощен. Десятичный сумматор 27э выполняет суммирование результатов десятичных сумматоров 27, и 2 73 . На выходах 20,-20^ десятичного сумматора 273 образуется окончательное произведение. Блок 11 десятичного суммирования может быть выполнен и несколько другим способом, например на основании десятичных сумматоров с запоминанием переносов и одного сумматора с распространением переносов.
Устройство работает следующим образом.
Одновременно либо последовательно во времени в регистры 1 и 2 соответственно множимого и множителя загружаются m-разрядные десятичные сомножители. После загрузки множимого в регистр 1 в блоке 4 формируются кратные множимого, которые с его выходов 14,-144 поступают на соответствующие группы входов блока 5, в котором образуется 4т частичных произведений в десятичном коде, С выходов 15,-15блока 5 частичные произведения поступают с учетом весов их разрядов на соответствующие входы блока 6, в котором осуществляется быстрое суммирование десятичных частичных произведений как двоичных $
чисел, и, по возможности, параллельно в блоке 7 формируются суммы тетрадных переносов, по которым в дальнейшем в блоке 9 образуется коррекция. В блоке 11 десятичного суммиро-. вания формируется результат сложения суммы, полученной на выходах 17,172tn блока б двоичного суммирова'ния, с коррекцией блока 9, который далее записывается с выходов 20,-20г блока 11 в регистр 3 произведения.
Предлагаемое устройство для умножения может быть эффективно использовано при разработке универсального устройства умножения двоичных и десятичных чисел. Для этого в блоке 4 кратных необходимо формировать наряду с десятичными и двоичные кратные множимого, которые могут быть получены простым сдвигом информации соответственно на один, два и три двоичных разряда влево, а также предусмотреть возможность записи результатов в регистр 3 произведения как с выходов 20,-20 блока 11 десятичного суммирования, так и с выходов 17,-17гп1блока 6 двоичного суммирования. Объем дополнительного оборудования, необходимого для построения на базе данного устройства универсального устройства для умножения двоичных и десятичных чисел, совсем незначителен, а умножение двоичных чисел в нем может быть осуществлено так же быстро, как это позволяют известные в настоящее время самые совершенные методы и средства, так как предлагаемый метод умножения десятичных чисел не требует изменения схемной структуры блока б двоичного суммирования.
Фиг.1
I й I
I 4ι
Г A I
4'
Фиг2.
'faf
15754 2
/¾ \/9t
ВНИИГ1И Заказ 3372/47 Тираж 710 Подписное
Фипи.зл ППП ’’Патент, г.Ужгород, ул.Проектная,

Claims (2)

  1. I I
    Изобретение относитс  к вычислительной технике и может быть использовано дл  быстрого умножени  дес тичных чисел, а также приразработке универсальных быстродействующих устройств умножени  двоичных и , дес тичных чисел.
    Целью изобретени   вл етс  сокращение количества оборудовани .
    На фиг. 1 изображена структурна  схема устройства} на фиг. 2 - функциональна  схема блока формировани  кратных множимого; на фиг. 3 - функциональна  схема блока формировани  частичных произведений при m 2; на фиг. 4 - функциональна  схема блока суммировани  тетрадных переносов при на фиг. 5 - функциональна  схема блока коррекции .при на фиг. 6 - функциональна  схема блока дес тичного суммирова- . ни  при m 2,
    Устройство содержит регистры 13соответственно множимого, множител  и произведени , блок 4 формировани  кратных множимого, блок 5 формировани  частичных произведений блок 6 двоичного суммировани , блок 7 суммировани  тетрадных переносов, содержащий узлы 8., -8. суммировани  тетрадных переносов, блок
    9 коррекции, содержащий узлы .i умножени  на шесть в дес тичном коде, блок II дес тичного суммировани  . Выходы 12 разр дов регистра 2 множител  подключены к входам первой группы блока 5 формировани  частичных произведений, выходы 13 разр дов регистра I подключены к входам блока 4, входы групп с второй по п тую блока 5 соединены соответственно с выходами 14:;-lA;j групп с первой по четвертую блока
    4формировани  кратньпс множимого, выходы блока 5 формировани  частичных произведений подключены к входам блока двоичного суммировани 
    -выходы . тетрадных переносов которого подключены в соответствии со значени ми весов разр дов к входам соответствующих узлов 8 82„ 1 суммировани  блока 7 суммировани  тетрадных переносов, выходы 17, , тетрадных сумм блока 6 соединены с группой входов блока 11, выходы 18 -18 | узлов , блока 7 суммировани  тетрадных переносов подключены к входам соответствующих узлов 10 J02m-i умножени  на шесть
    75422
    в дес тичном коде блока 9 коррекции, выходы узлов Ют-Ю. умножени  на шесть в де-с тичном коде блока 9 коррекции подключены , к группе входов блока. 11 дес тичного суммировани , выходы блока 11 дес тичного суммировани  соединены с входами регистра Зрезультата .
    Блок 4 предназначен дл  формировани  двухкратного, четырехкратного и восьмикратного множимых. Получение этих кратных в двоичной системе счислени  не вызывает никакого труда и:все они могут быть образованы простым сдвигом информации соответственно на один, два и три двоичных разр да , в сторону старших разр дов. Что же касаетс  дес тичной системы счислени , то при формировании указанных кратных по методу сдвига здесь возникают определенные- трудности, такие как организаци  дес тичных переносов в более .старшие разр ды и коррекци  результата. На фиг. 2 показан один из возможных вариантов реализации , блока 4 формировани  кратных множимого, в основу которого вз та операци  удвоени . В двоичной систем счислени  удвоение может быть вьтолнено с помощью сдвига каждой двоичной цифры в соседний старший разр д. В дес тичной системе счислени  при использовании кода 8421 может быть применена така  же процедура сдвига, за исключением того, что, если удвоенна  цифра равна .или больше дес ти, то, как и при сложении двух дес тичных цифр, необходимо сформировать дес тичный перенос и вьшолнить коррекцию путем добавлени  6. Удвоение дес тичного числа можно осущест|Вить и несколько другими способами. Блок 4 формировани  кратных множимого содержит (фиг. 2) узлы 21 удвоени . На выходе 14 узла 2 удвоени  формируетс  двухкратное множимое, на выходе 14 узла 212 удвоени  - четырехкратное множимое и на выходе узла 21з удвоений восьмикратное множимое. Таким образом , в блоке 4 кратные формируютс  посредством многократного выполнени  в узлах 21 .,-21- операций удвоени  над исходной информацией. Так, например , восьмикратное множимое формируетс  в результате последов ател.ьного выполнени  трех операций удвое3
    ни  на первом 2Ц , втором 21 и третьем 21 узлах удвоени .
    Блок 5 предназначен дл  формировани  частичных произведений и содержит групп двухвходовых элементов И. На выходах элементов И одной группы образуетс  одно частичное произведение, а всего в блоке 5 образуетс  4 частичных произведений . На фиг. 3 изображена функциональна  схема блока 5 при . Первые входы элементов И 22 каждой группы блока 5 подключены к Соответствующему входу его первой группы входов (с выходов 12 регистра 2 поступает в блок 5 через его пер&amp;ую группу входов значение младшей тетрады множител , а с выходов 122 регистра 2 подаетс  через эту же группу входов значение старшей тетрады ), вторые входы элементов И 22 первой и п той групп блока 5 подключены к соответствующему входу его второй группы входов, на которую подаетс  значение однократного множимого с выходов 14 блока 4, вторы входы элементов И 22 второй и шестой групп блока 5 подключены к. соответствукщему входу его третьей группы входов, на которую поступает значение двухкратного множимого с выходов 142 блока 4, вторые входы элементов И 22 третьей и седьмой групп блока 5 подключены к соответствующему входу его четвертой группы входов, на которую подаетс  значение четырехкратного множимого с выходов 14, блока 4, вторые входы элементов И 22 четвертой и восьмой групп блока 5 подключены к соответствующему входу его п той группы входов, на которую поступает значение восьмикратного множимого, с выходов 14 блока 4. На выходах групп элементов И 22 с первой по восьмую соответственно образуетс  восемь частичных произведений, которые далее поступают на входы блока 6 двоичного суммировани  в соответствии со значени ми весов их разр дов.
    Блок 6 двоичного суммировани  предназначен дл  параллельного,по возможности, суммировани  частичных произведений, сформированных в блоке 5 и поступающих на входы блока 6 в соответствии со значени ми весов их разр дов. На выходах 17 172ч , блока 6 формируетс  2 тетрад
    75424
    двоичной суммы в однор дном коде, а на выходы 16 |-1б2т,1 из блока 6 поступают тетрадные переносы. Напри мер , на выход 16i подаютс  только все те переносы, которые образуютс  в первой наименее 5 лачимой тетраде блока 6 при суммировании в нем частичных произведений и которые должны поступить и поступают в его соседнюю Q более стартую тетраду дл  правильного формировани  двоичной суммы на выхо- дах 17, - Переносы же, которые возникают в первой тетраде блока 6 и в ней же используютс  на его выход 16 , не должны подаватьс . Тетрадные переносы, значени  которых поступают на выходы ., блока 6, могут быть как одноразр дными двоичными числами, так и многоразр дными. I Последнее имеет место при использовании в блоке 6 двоичного суммировани  многовходовых параллельных счетчиков .
    Блок 7 суммировани  тетрадных
    5 переносов (фиг. 1) содержит узлы ) суммировани , каждый из которых осуществл ет двоичное суммирование переносов, возникающих только в одной тетраде блока 6. Например, узел 8 производит суммирование только тех (переносов, которые образуютс  в (гй тетраде блока 6 суммировани  и об зательно передаютс  в его (т+1)-ую или еще в более старшие тетрады. В принципе узлы В -В ыогут осуществл ть, если это целесообразно, и дес тичное суммирование с формированием на своих выходах I81-182-1 результатов в дес тичном коде. Однако в дальнейшем предлагаетс , что
    узлы 8,-8jr.i осуществл ют двоичное суммирование и формируют на своих выходах результаты в двоичном коде. На фигТ 4 в качестве примера приведена функциональна  схема блока 7 при
    и в предположении, что суммирование в блоке 6 осуществл етс  с помощью одноразр дных двоичных сумматоров с сохранением переносов, образующих древовидную структуру. Анализ
    0 этой структуры и возможных значений сомножителей показывает, что на входы первого узла 8 с выходов 16 блока 6 двоичного суммировани  не может одновременно поступить больше одного тетрадного переноса, на входы второго узла 8 с выходов (2 блока 6 - не больше трех, на входы третьего узла 8, с выходов 16}
    блока 6 - не больше двух тетрадных переносов. Узлы на фиг. 4 построены с использованием одноразр 
    ных двоичных сумматоров 23i-- 23 и логических элементов ИЛИ 24j, Учитыва  невозможность одновременного присутстви  некоторых тетрадных переносов на входах узлов 82 и 83 последние могут быть в определенных случа х упрощены. Следует отметить, что все узлы 8 З. блока 7 суммировани  тетрадных переносов могут быть построены на основе быстродействующих ПЗУ по соответствунщим таблицам истинности.
    Блок 9 предназначен дл  формировани  по значени м сумм тетрадных переносов, полученных на выходах блока 7 коррекции результата , образовавшегос  на выходах блока 6 двоичного суммировани . Он содержит (-фиг. 1) узлы . умножени  на шесть, формирующие на своих вькодах . произведени  в дес тичном коде. . Такой принцип формировани  коррекции объ сн етс  тем, что при двоичном суммировании в блоке 6 дес тичных частичных произведений дл  получени  правильного результата необходимо вс кий раз, когда возникает перенос из тетрады,корректировать эту тетраду путем добавлени  к ней числа 6. С целью же увеличени  быстродействи  и сокращени  количества оборудовани  это добавление числа 6 в блоке 6 двоичного суммировани  не производитс . Вместо этого в блоке 7 суммировани  тетрадных переносов дл  каждой весовой позиции блока 6 подсчитываетс  число тетрадных переносов, по значению которого в блоке 9 формируетс  правильна  коррекци . Если на выходах , блока 7 образуютс  результаты в двоичном коде, то в узлах .i блока 9 осуществл етс  двоичное умножение с последующим преобразованием получившихс  произведений в дес тичный код, если же на выходах ,блока 7 формируютс  результаты в дес тичном коде, то узлы .i блока 9 производ т дес тичное умножение с получением произведений сразу в дес тичном коде. Узлы lOi-lOjn,,-, умножени  на шесть могут быть реализованы , в частности, с помощью быстродействующих ПЗУ по соответств
    75Д26
    ющим таблицам истинности. В этом случае отпадает необходимость преобразовани  двоичных кодов произведений в дес тичные коды, так как
    5 все произведени  могут быть предварительно записаны в ПЗУ в дес тичном коде. В рассматриваемом случае надобность в узле 10 умножени  блока 9 фактически отпадает, так
    О как на выходах 18., узла 8 не может
    образоватьс  число большее единицы. Узел же 10 умножени  должен формировать на своем выходе 192 следующие дес тичные результаты: 00 - если
    5 на выходах 182 блока 7 присутствует ноль, 06 - если на выходах 18 блока 7 сформирована единица, 12 если на выходах 182 блока 7 присутствует число 2 и 18 - если на
    20 выходах 18 блока 7 присутствует число З. Подобньи образом, работает и узел lOj умножени  на шесть блока 9 коррекции. На фиг. 5 изображена функциональна  схема блока 9 при
    tP
  2. 2. Второй узел 1 Oj блока 9 содержит двухвходовой дешифратор 25 и элементы ИЛИ 26 и 26j, третий узел lOj блока 9 содержит элемент ИЛИ 26. Б блоке 11 дес тичного суммироваQ ни  фиксируетс  окончательный результат умножени  в устройстве m -разр дных дес тичных чисел. Он сожержит (фиг. 6 ) дес тичные сумматоры 27 27} (на фиг. 6 разр дность сумматоров 27-,-27, и подключение их входоввыходов показаны дл т 2). В первом сумматоре 27., выполн етс  быстрое суммирование дес тичных результатов, сформированных на выходах 9 -192 блока 9 коррекции. Структура этого сумматора зависит от разр дности умножаемых в устройстве чисел. Так, при первый дес тичный сумматор 27 может быть исключен (на фиг. 6 он показан штриховой линией ), так как результаты, сформированные на выходах блока, могут быть просто объединены без подсуммировани . При значени х 3 in:9 этот сумматор двуХвходовой, а при он
    50 должен осуществл ть суммирование трех дес тичных чисел. Надобность в суммировании более трех дес тичных чисел в сумматоре во всех практических случа х отсутствует. На
    дес тичном сумматоре 27 преобразуетс  сумма, полученна  на выходах , блока 6 ДВОИЧНО о суммировани , путем ее потетрадног сложе-, 7 ни  с нул ми. После этого во всех тетрадах этой суммы будут цифры, не превьшающие значени  дев ти, так как из тетрад, значени  которых .были больше дев ти, в сумматоре 272 образуютс  дес тичные переносы и осу ществл етс  коррекци  этих тетрад. Ввиду того,что вдес тичном сумматоре 27 все врем  вьшолн етс  суммирование- числа с нулем, то он может быть существенно упрощен. Дес тичный сумматор 27j выполн ет суммирование результатов дес тичных сумматоров 27 и 27j . На выходах дес тичного сумматора 27з образуетс  окончательное произведение. Блок 11 дес тичного суммировани  может быть вьтолнен и несколько другим способом например на основании дес тичных сумматоров с запоминанием переносов и одного сумматора с распространением переносов. Устройство работает следун цим образом. Одновременно либо последовательно во времени в регистры I и 2 соответственно множимого и множител  загружаютс  m-разр дные дес тичные сомно жители. После загрузки множимого в регистр 1 в блоке 4 формируютс  кратные множимого, которые с его выходов поступают на соответ ствующие группы входов блока 5, в котором образуетс  4 частичных произведений в дес тичном коде. С выходов 15;,-15 блока 5 частичные произведени  поступают с учетом весов их разр дов на соответствующие входы блока 6, в котором осуществл етс  быстрое суммирование дес тичных частичных произведений как двоичных чисел, и, по возможности, параллельно в блоке 7 формируютс  суммы тетрадных переносов, по которым в дальнейшем в блоке 9 образуетс  коррекци . В блоке 11 дес тичного суммиро-. вани  формируетс  результат сложени  суммы, полученной на выходах блока 6 двоичного суммирова  , с коррекцией блока 9, который далее записываетс  с выходов . блока 11 в регистр 3 произведени . Предлагаемое устройство дл  умножени  может быть эффективно использовано при разработке универсального устройства умножени  двоичных и дес тичных чисел. Дл  этого в блоке 4 кратных необходимо формировать нар ду с дес тичными и двоич1п 1е кратные множимого, которые могут быть получены простым сдвигом информации соответственно на один, два и три двоичных разр да влево, а также предусмотреть возможность записи результатов в регистр 3 произведени  как с выходов 20 -202гр блока 11 дес тичного суммировани , так и с выходов 17 -П блока 6 двоичного суммировани . Объем дополнительного оборудовани , необходимого дл  построени  на базе данного устройства универсального устройства дл  умножени  двоичных и дес тичных чисел, совсем незначителен, а умножение двоичных чисел в нем может быть ос тцествлено так же быстро, как это позвол ют известные в насто щее врем  самые совершенные методы и средства, так как предлагаемый метод умножени  дес тичных чисел не требует изменени  схемной структуры блока 6 двоичного суммировани .
    И
    I yj I 4 I
    i . I
    ИМ
    «//2
    I Г
    гУ
    .1.
    . -
    Ъ
    ьг
    f8
    --. -I
    ISi
SU823508119A 1982-09-13 1982-09-13 Устройство дл умножени SU1157542A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823508119A SU1157542A1 (ru) 1982-09-13 1982-09-13 Устройство дл умножени

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823508119A SU1157542A1 (ru) 1982-09-13 1982-09-13 Устройство дл умножени

Publications (1)

Publication Number Publication Date
SU1157542A1 true SU1157542A1 (ru) 1985-05-23

Family

ID=21034542

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823508119A SU1157542A1 (ru) 1982-09-13 1982-09-13 Устройство дл умножени

Country Status (1)

Country Link
SU (1) SU1157542A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР № 729587, кл. G 06 F 7/52, 1977. 2. Авторское свидетельство СССР № 1035600, кл. G 06 F 7/52, 1981. *

Similar Documents

Publication Publication Date Title
Lim Single-precision multiplier with reduced circuit complexity for signal processing applications
Jang et al. A fast algorithm for computing a histogram on reconfigurable mesh
US4745568A (en) Computational method and apparatus for finite field multiplication
KR100756137B1 (ko) 제산 및 제곱근 연산 유닛
CN112114776A (zh) 一种量子乘法运算方法、装置、电子装置及存储介质
JP2002516007A (ja) 相関器の方法および装置
JPH02504339A (ja) ガロア体における乗算器‐加算器及びディジタル信号処理プロセッサにおけるその使用
GB1092916A (en) Decoding apparatus
US4638449A (en) Multiplier architecture
US5113363A (en) Method and apparatus for computing arithmetic expressions using on-line operands and bit-serial processing
Sinha et al. Fast parallel algorithms for binary multiplication and their implementation on systolic architectures
SU1157542A1 (ru) Устройство дл умножени
US3373269A (en) Binary to decimal conversion method and apparatus
US4215419A (en) Method for binary multiplication of a number by a sum of two numbers and a digital system for implementation thereof
Hani et al. FPGA implementation of RSA public-key cryptographic coprocessor
JPS6226723B2 (ru)
US4276608A (en) Fibonacci p-code parallel adder
EP0067862B1 (en) Prime or relatively prime radix data processing system
SU813420A1 (ru) Устройство дл умножени двоичныхчиСЕл B дОпОлНиТЕльНыХ КОдАХ
JP3519489B2 (ja) 演算処理装置間の並列通信方法
SU1229758A1 (ru) Устройство дл умножени
SU1032453A1 (ru) Устройство дл умножени
SU763896A1 (ru) Устройство дл сложени чисел в избыточной системе счислени
SU1229757A1 (ru) Устройство дл умножени
SU583433A1 (ru) Устройство дл умножени