SU1151923A1

SU1151923A1 - Цифровое корректирующее устройство

Info

Publication number: SU1151923A1
Application number: SU833576332A
Authority: SU
Inventors: Валерий Дмитриевич Лебедев; Борис Евгеньевич Морщихин
Original assignee: Предприятие П/Я Г-4152
Priority date: 1983-04-12
Filing date: 1983-04-12
Publication date: 1985-04-23

Abstract

1. ЦИФРОВОЕ КОРРЕКТИРУЮЩЕЕ УСТРОЙСТВО, содержащее два регистра пам ти, второй вход первого из которых вл етс входом устройства, два блока умножени , сумматор, первый и второй входы которого соединены соответственно с выходами блоков умножени , а выход вл етс выходом устройства, блок управлени , первый выход которого соединен с первыми входами регистров пам ти, второй - с первыми входами блоков умножени , а третий - с входом посто нного запоминающего устройства, первый и второй выходы которого соединены с третьими входами блоков умножени , отличающеес тем, что, с целью расщирени области применени устройства, в него введены два последовательно соединенных блока вычитани , второй вход каждого из которых св зан с выходами соответствующих регистров пам ти, а выходы - с вторыми входами соответствующих блоковумножени , причем вход устройства соединен с третьим входом сумматора и с входом первого блока вычитани , а второй вход первого блока умножени - с вторым входом второго регистра пам ти. 2. Устройство по п. 1, отличающеес i тем, что блок управлени содержит генератор импульсов, выход которого соединен с (Л вторым выходом блока управлени , а также через блок задержки и делитель частоты - соответственно с первым и вторым входами второго регистра пам ти. сд со ю 00

Description

Изобретение относитс к устройствам автоматики и может быть использовано дл коррекции цифровых систем автоматического управлени .

Целью изобретени вл етс расширение области применени устройства.

На фиг. 1 представлена схема цифрового корректирующего устройства; на фиг. 2 блок управлени .

Устройство содержит регистры 1 и 2 пам ти , блоки 3 и 4 умножени , сумматор 5, блок 6 управлени , посто нное запоминающее устройство 7 и блоки 8 и 9 вычитани . Блок 6 управлени содержит генератор 10 импульсов, выход которого соединен с вторым выходом блока управлени , а также через делитель 11 частоты и блок 12 задержки соответственно с первым и третьим выходами блока управлени . В соответствии с фиг. 1 второй вход регистра 1 пам ти вл етс входом устройства, который -соединен также с первым входом блока 8 разности и третьим входом сумматора 5, первый и второй входы которого соединены с выходами блоков 3 и 4 умножени , а выход вл етс выходом устройства. Первый выход блока 6 управлени соединен с первыми входами регистров 1 и 2 пам ти, второй - с первыми входами блоков 3 и 4 умножени , а третий - с входом посто нного запоминающего устройства 7, выходы которого соединены с третьими входами блоков 3 и 4 умножени . Вторые входы блоков 3 и 4 умножени св заны с выходами блоков 8 и 9 вычитани соответственно, вторые входы блоков 8 и 9 вычитани - с выходами регистров 1 и 2 пам ти, а выход блока 8 вычитани - с первым входом блока 9 вычитани и вторым входом регистра 2 пам ти .

Цифровое корректирующее устройство работает следующим образом.

В моменты времени, непосредственно предшествующие поступлению выборки

Х(п То) входного сигнала, предыдуща информаци на входе регистров 1 и 2 пам ти записываетс в эти регистры по тактовому импульсу частотой 1/То, поступающего с выхода 1 блока 6 управлени . В результа„ те в момент поступлени входной информации х(пТо) на выходе блоков вычитани образуютс сигналы vx(nTo) х(пТе) - х(п-1)То и Vx (nTo) vx (пТо) - )п-1)То первой и второй разностей входного сигнала, которые после умножени на

5 соответствующие коэффициенты aj(r) и а(г), измен ющиес с частотой т/То и снимаемые с посто нного запоминающего устройства 7 по тактовым импульсам с выхода 3 блока 6 управлени , поступают на вход

0 сумматора 5. Работа блоков 3 и 4 умножени управл етс тактовыми импульсами с выхода 2 блока 6 управлени , частота которых в m раз превышает частоту квантовани входного сигнала. На выходе сумматора 5 образуетс сигнал у(п+)То

5 х(пТд)+а2(г) vx(nTo)+a(r) V2x (пТо), где г 0,1,2,...,т-1. Следует отметить, что в установивщемс режиме движени системы с посто нной скоростью, т.е. при тх(пТо) (пТо) 0, выходной сигнал цифрового

Q корректирующего устройства также посто нен , т.е. y(n-fj)To х(пТо), что невозможно получить в известном устройстве.

Предлагаемое цифровое корректирующее устройство при соответствующем выборе закона изменени коэффициентов а(г)

5 и а(г) внутри интервала дискретности То позвол ет получить широкий набор амплитудно-частотных характеристик и, следовательно , более щирокие возможности дл коррекции цифровых систем.

Claims

1. ЦИФРОВОЕ КОРРЕКТИРУЮЩЕЕ УСТРОЙСТВО, содержащее два регистра памяти, второй вход первого из которых является входом устройства, два блока умножения, сумматор, первый и второй входы которого соединены соответственно с выходами блоков умножения, а выход является выходом устройства, блок управления, первый выход которого соединен с первыми входами регистров памяти, второй — с первыми входами блоков умножения, а третий — с входом постоянного запоминаю щего устройства, первый и второй выходы которого соединены с третьими входами блоков умножения, отличающееся тем, что, с целью расширения области применения устройства, в него введены два последовательно соединенных блока вычитания, второй вход каждого из которых связан с выходами соответствующих регистров памяти, а выходы — с вторыми входами соответствующих блоков умножения, причем вход устройства соединен с третьим входом сумматора и с входом первого блока вычитания, а второй вход первого блока умножения — с вторым входом второго регистра памяти.

2. Устройство по π. 1, отличающееся тем, что блок управления содержит генератор импульсов, выход которого соединен с вторым выходом блока управления, а также через блок задержки и делитель частоты — соответственно с первым и вторым входами второго регистра памяти.

Фиг.1

СП со ю

GO >