SU1150615A1 - Устройство дл измерени посто нной времени - Google Patents

Устройство дл измерени посто нной времени Download PDF

Info

Publication number
SU1150615A1
SU1150615A1 SU823529285A SU3529285A SU1150615A1 SU 1150615 A1 SU1150615 A1 SU 1150615A1 SU 823529285 A SU823529285 A SU 823529285A SU 3529285 A SU3529285 A SU 3529285A SU 1150615 A1 SU1150615 A1 SU 1150615A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
comparator
voltage
bus
Prior art date
Application number
SU823529285A
Other languages
English (en)
Inventor
Евгений Анатольевич Лосев
Елена Леонидовна Лукоянова
Original Assignee
Предприятие П/Я М-5537
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5537 filed Critical Предприятие П/Я М-5537
Priority to SU823529285A priority Critical patent/SU1150615A1/ru
Application granted granted Critical
Publication of SU1150615A1 publication Critical patent/SU1150615A1/ru

Links

Landscapes

  • Measurement Of Unknown Time Intervals (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ПОСТОЯННОЙ ВРЕМЕНИ, содержащее делитель напр жени , выход которого подключен к первому входу первого компаратора , второй вход которого соединен с первой шиной исследуемого объекта, источник опорного напр жени  и элемент И, выход которого соединен с входом счетчика, отличающеес  тем, что, с целью расширени  функциональных возможностей , в него введен ограничитель напр жени , второй компаратор, аналоговое запоминающее устройство, инвертор и интегратор, вход которого  вл етс  входной шиной устройства, а выход через ограничитель напр жени  соединен с второй шиной подключени  исследуемого объекта и первым входом второго компаратора, второй вход которого соединен с выходом источника опорного напр жени , а выход подключен к первому входу элемента И и управл ющему входу аналогового запоминающего устройства, ® информационный вход которого соединен со вторым входом первого компаратора , а выход подключен к входу делител  напр жени , причем выход первого компаратора через инвертор соединен с вторым входом элемента И. СД Q У1

Description

Изобретение относитс  к измерительной технике и можетбыть использовано дл  измерений посто нных,времени .
Известно устройство дл  измерени  посто нной времени объектов, содержащее настраиваемую модель, сравнивающее устройство, интегрирующий усилитель и реверсивный двигатель 1 .
Недостатком известного устройства  вл ютс  ограниченные функциональные возможности, в частности больша  посто нна  времени исполнительного реверсивного двигател .
Наиболее близким техническим решением к изобретению  вл етс  устройство , содержащее конденсатор, один выход которого соединен с общей шиной устройства,а второй с помощью подвижного контакта переключател  подключаетс  либр к йыходу источника опорного напр жени , либо к первому входу сравнивающего устройства, соединенному через ограничительное сопротивление с общей шиной устройства, причем источник опорного напр жени  через резистивный делитель напр жени  подключен к второму входу сравни .вающего устройства, выход которого через генератор управл кщнх импульсов подключен к вентилю, вход которого соединен с выходом кварцевого генератора, а выход подключен к входу счетчика 2 .
Недостаток известного устройства отсутствие возможности иамерени  посто нной времени объектов, представл кщих собой дифференцирующие звень  с неизвестным уровнем напр жени  на выходе.
Целью изобретени   вл етс  расширение функциональных возможностей.
Поставленна  цель достигаетс  тем что в устройство, содержащее делигель напр жени  выход которого подключен к первому входу первого компа ратора, второй вход которого соединен с первой шиной исследуемого объекта, источник опорного напр жени  и элемент И, выход которого соединен с входом счетчика, дополнительно введены ограничитель налр жени , второй компаратор, аналоговое запоминающее устройство, инвертор, и интегратор , вход которого  вл етс  входной щиной устройства, а выход через ограничитель напр жени  соединен с
второй шиной подключени  исследуемог объекта и первым входом второго компаратора , второй вход которого сЬединен с выходом источника опорного напр жени , а выход подключен к первому входу элемента И и управл ющему вход аналогового запоминающего устройства информационный вход которого соединен с вторым входом первого компаратора , а выход подключен к входу делител  напр жени , причем выход первого компаратора через инвертор подключен к второму входу элемента И.
На фиг. 1 представлена блок-схема устройства на фиг, 2 - временна  диаграмма работы устройства.
Устройство содержит первый компаратор 1, делитель напр жени  2, аналоговое запоминающее устройство 3, инвертор 4, элемент И 5, счетчик времени 6, второй компаратор 7, источник 8 опорного напр жени , ограничитель напр жени  9, интегратор 10, входную шину 11, первую 12 и вторую 13 шину исследуемого сигнала.
Первый вход первого компаратора 1 соединен с выходом делител  напр жени  2, вход которого подключен к выходу аналогового запоминающего устройства 3, информационный вход ко торого соединен с вторым входом первого компаратора 1, выход которого через инвертор 4 подключен к второму входу элемента И 5, выход которого соединен с входом счетчика времени 6, а первый вход элемента И 5 подключен к управл ющему входу аналогового запоминающего устройства 3 и входу второго компаратора 7, второй вход которого соединен с выходом источника 8 опорного напр жени , а первый вход подключен к второй шине подключени  объекта, и через ограничитель напр жени  9 соединен с выходом интегратора 10, вход которого подключен к входной шине 11 устройства , а перва  шина 12 подключени  объекта соединена с вторьм входом первого компаратора 1.
На фиг. 2 указаны напр жени :
а)на выходе интегратора 10;;
б)на выходе ограничител  напр жени  9;
в)на выходе второго компаратора 7
г)на вьрсоде объекта,
д)на выходе аналогового запоминающего устройства 3J 3 е)на выходе делител  2; ж)на входах первого компаратора 1.; з)на выходе первого компаратоРа 1 i и) на выходе инвертора 4 к) на выходе элемента И 5. В исходном состо нии отсутствует напр жение на входе устройства и обнулен счетчик времени. Исследуемый объект подключаетс  к шинам П2 и 13. При подаче на вход устройства посто нного уровн  напр жени  на выходе интегратора 10 формируетс  линейно нарастающее по уровню напр  жение (фиг. 2а), которое построгает на вход ограничител  9. Величина напр жени  на входе устройства раетс  такой, чтобы длительность времени нарастани  напр жени  на выходе интегратора до величины огра ничени  превышала ожидаемую величину посто нной времени объекта. Выходное напр жение ограничител  9 также линейно нарастает до значени  (J(jrp (фиг. 2S). Напр жение с выхода ограничител  напр жени  9 поступает на вход исследуемого объекта и на первый вход второго компаратора7, где сравниваетс  с опорным напр жением, поступающим на его первый вход с выхода источника опорного напр жени  8. Объект представл ет собой дифференцирующее звено первого пор дка с пе редаточной функцией Р. где k - коэффициент передачи, Т - посто нна  времени. Диаграмма напр жени  на выходе объекта приведена на фиг. 2е. Выходное напр жение исследуемого объекта поступает на вход аналогово го запоминающего устройства 3 и вто рой вход компаратора 1, запоминак це устройство до момента срабатывани  компаратора 7 отслеживает величину выходного напр жени  объекта (фиг.2 На первый вход первого компаратора 1 через делитель напр жени  2 подаетс  напр жение с выхода аналог вого запоминающего устройства 3. Масштабньй коэффициент делени  дели тел  равен 0,37. 154 Величина напр жени  на выходе источника 8 опорного напр жени  выбираетс  такой, чтобы обеспечивалось надежное срабатьшание второго компаратора 7 при достижении на выходе ограничител  напр жени  9 уровн  напр жени  U огр . Таким образом, с момента подачи на входную шину устройства посто нного уровн  напр жени  до момента срабатывани  второго компаратора 7 на выходе первого компаратора 1 присутствует нулевой уровень выходного сигнала, так как уровень сигнала на его втором входе с выхода объекта превьшает уровень сигнала, поступающего на его первый вход с выхода делител  2 (фиг. 2ж). При этом на выходе второго компаратора 7 также присутствует нулевой уровень сигнала, так как напр жение на его первом входе с выхода ограничител  9 не превышает уровн  опорного напр жени  с выхода источника 8 опорного напр жени . Нулевой уровень сигнала на выходе второго компаратора 7, йо-первых, запирает элемент И 5, на вьссоде которого также присутствует нулевой уровень сигнала, запрещающий счет времени, а во-вторых, устанавливает аналоговое запоминающее устройство 3 в режим отслеживани  уровн  напр жени  на входе объекта. В момент t, (фиг. 2), при достижении выходным напр жением ограничител  напр жени  9 значени  D огр срабатывает второй компаратор 7 (фиг, 2Ь). При этом отпираетс  элемент И 5, на выходе которого формируетс  единичный уровень напр жени  и аналоговое запоминающее устройство 3 переводитс  в режим запоминани . Счетчик времени 6 начинает отсчет времени. С момента t J на выходе объекта уровень напр жени  начинает уменьшатьс  по экспоненциальному закону (фиг. 22). В момент t уровень напр жени  на втором входе компаратора 1 с выхода объекта достигает уровн  напр жени  на его первом входе, поступающего с выхода делител  напр жеи  2. Компаратор срабатывает, и на его выходе устанавливаетс  единичный уровень напр жени . При этом на выходе инвертора 4 устанавливаетс  ну левой уровень сигнала, запирающий
элемент И 5 и прекращающий счет времени счетчиком 6.
Врем  работы счетчика времени 6, а следовательно и посто нна  времени исследуемого объекта определ - 5 етс  как , .
1150615
Таким образом, предлагаемое устройство по сравнению с известным позвол ет расширить функциональные возможности за счет обеспечени  измерени  посто нной времени независимо от уровн  выходного напр жени  исследуемых объектов и уровн  напр жени  на входе устройства.

Claims (1)

  1. УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ПОСТОЯННОЙ ВРЕМЕНИ, содержащее делитель напряжения, выход которого подключен к первому входу первого компаратора, второй вход которого соединен с первой шиной исследуемого объекта, источник опорного напряжения и элемент И, выход которого соединен с входом счетчика, о т л и — чающе е ся тем, что, с целью расширения функциональных возможностей, в него введен ограничитель напряжения, второй компаратор, аналоговое запоминающее устройство, инвертор и интегратор, вход которого является входной шиной устройства, а выход через ограничитель напряжения соединен с второй шиной подключения исследуемого объекта и первым входом второго компаратора, второй вход которого соединен с выходом источника опорного напряжения, а выход подключен к первому входу элемента И и управляющему входу аналогового запоминающего устройства, q информационный вход которого соединен со вторым входом первого компара-1/ тора, а выход подключен к входу дели-П теля напряжения, причем выход перво- |( го компаратора через инвертор соединен с вторым входом элемента И. Б
    Чр—4М—ΗΞΙ шНЗ
    1 1150615 2
SU823529285A 1982-12-27 1982-12-27 Устройство дл измерени посто нной времени SU1150615A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823529285A SU1150615A1 (ru) 1982-12-27 1982-12-27 Устройство дл измерени посто нной времени

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823529285A SU1150615A1 (ru) 1982-12-27 1982-12-27 Устройство дл измерени посто нной времени

Publications (1)

Publication Number Publication Date
SU1150615A1 true SU1150615A1 (ru) 1985-04-15

Family

ID=21041670

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823529285A SU1150615A1 (ru) 1982-12-27 1982-12-27 Устройство дл измерени посто нной времени

Country Status (1)

Country Link
SU (1) SU1150615A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство. СССР № 184737, кл. G 04 F 10/04. 2. Ремез Г.А. Радиоизмерени . М., Св зь, 1966, с. 347-348, рис. 10.56. *

Similar Documents

Publication Publication Date Title
US4584566A (en) Analog to digital converter
JPH03501713A (ja) タイヤ内で測定された複数の値のコード化
SU1150615A1 (ru) Устройство дл измерени посто нной времени
US4033633A (en) Frequency control, and sensing circuit
US4831380A (en) Transducer interfaces
US4135403A (en) Electronic altitude encoder
US4675649A (en) Apparatus and method for interfacing a transducer
SU1051458A1 (ru) Устройство дл измерени электрической емкости
US3949393A (en) Analog sweep calibrator
SU752237A1 (ru) Устройство дл измерени времени кратного изменени сигнала
US3555418A (en) Oscillator having voltage sensitive capacitors therein and calibration circuit means
SU864176A1 (ru) Устройство дл контрол неравномерности амплитудно-частотных характеристик
SU1101759A1 (ru) Устройство дл измерени частотной расстройки частотного дискриминатора
RU2192650C2 (ru) Устройство для автоматического контроля напряжения пробоя жидких диэлектриков
US4068171A (en) Frequency comparator
SU1474839A1 (ru) Устройство дл контрол динамических параметров аналого-цифровых преобразователей
SU960725A1 (ru) Устройство дл определени частоты и добротности резонансных характеристик
SU437223A1 (ru) Делитель частоты
SU746330A1 (ru) Устройство дл измерени и регистрации логарифмического декремента затухани
SU1467519A1 (ru) Способ измерени частоты и устройство дл его осуществлени
SU494769A1 (ru) Запоминающее устройство
SU1404995A1 (ru) Устройство дл сортировки сердечников по магнитным свойствам
SU1234972A1 (ru) Аналого-цифровой преобразователь
SU953590A1 (ru) Преобразователь фазового сдвига в напр жение
SU1167625A1 (ru) Логарифмический преобразователь