Изобретение относитс к технике св зи и может быть использовано в аппаратуре контрол состо ни дискретных каналов. ; Известно устройство контрол дис ретных каналов, содержащее последовательно соединенные анализатор при нимаемых сигналов, счетчик опшбок, формирователь сигналов Авари -норма , дешифратор циклов измерени и блок сигнализации, а также счетчик тактовых импульсов, управл емьй генератором и подключенный к дешифратору циклов измерени С11. Одтшко 33 данном устройстве врем анализа состо ни канала св зи посто нно и не зависит от его качеств в результате чего снижаетс достоверность контрол , Наиболее близким к предлагаемому по технической сущности и достигае мому результату вл етс устройство контрол дискретных каналов,, содержащее последовательно соединенные анализатор принимаемых сигналов и счетчик ошибок, а также дешифратор циклов измерени и элемент ИЛИ, при этом выходы дешифратора циклов измерени подключены к соответствующим входам элемента ИЛИ, выход которого подключен к установочному входу счет чика ошибок 2. Недостатком известного устройства вл етс невысока достоверность контрол качества и небольшие функциональные возможности - выдача толь к.о двух сигналов Авари и Норма Цель изобретени - повышение достоверности контрол . Поставленна цель достигаетс тем что в устройство контрол дискретных каналов, содержащее последовательно соединенные анализатор принимаемых сигналов и счетчик ошибок, а также дешифратор циклов измерени и элемент ИЛИ, при этом выходы дешиф paTopia циклов измерени подключены к соответствующим входам элемента ИЛИ, выход которого подключен к установочному входу счетчика ошибок введены блок сравнени , реверсивный счетчик, дешифратор номеров состо ни , блок импульсных линий задержки и блок регистров задани чисел, при этом первый выход дешифратора циклов измерени подключен к входу вычитани реверсивного счетчика, вто рой выход дешифратора циклов измерени подключен к установочному входу реверсивного счетчика, а третий выход дешифратора циклов измерени подключен к входу суммировани реверсивного счетчика, выход которого подключен к входу дешифратора номеров состо ни , выходы которого подключены соответственно к входам блока импульсных линий задержки и блока регистра задани чисел, выходы которого подключены соответственно к одним входам блока сравнени , установочный вход которого соединен с выходом элемента ИЛИ, кроме того,выход счетчика ошибок подключен к информационному входу блока сравнени , выходы которого подключены соответственно к первому и второму входам дешифратора циклов измерени , третий вход которого соединен с выходом блока импульсных линий задержки. На чертеже приведена структурна электрическа схема устройства контрол дискретных каналов. Устройство контрол дискретных каналов содержит анализатор 1 принимаемых сигналов, счетчик 2 ошибок, блок 3 сравнени , дешифратор 4 циклов измерени , реверсивньй счетчик 5, дешифратор 6 номеров состо ни , блок 7 импульсных линий задержки, блок 8 регистров задани чисел и элеме нт ИЛИ 9. Устройство работает следующим образом . Выбрано п стационарных состо ний , в течение которых статистические свойства канала св зи считаютс неизменными i-му состо нию канала св зи соответствует определенное значение длительности времени контрол , задаваемое одной из п импульсных линий задержки блока 7, а также нижний М и верхний N. пределы числа ошибок, записаные-в одном из регистров задани чисел блока 8. . Оишбочно прин тые сигналы с выхода анализатора 1 поступают на вход счетчика 2 ошибок и подсчитываютс последним в течение времени Т.. Измеренное число ошибок N за врем Т, сравниваетс в блокеЗ сравнени со значени ми N . „,-ill с приходом импульса с выхода блока 7 импульсных линий задержки, соответствующего окончанию Т. , на один из входов дешифратора 4 циклов измерени в зависимости от соотно3 шени Н; , , N возможны три случа -. N, , М М. N6 N. 7, N. Если Nj N , то на выходе дешифратора 4 циклов измерени по витс импульс, которьш поступает на вхо суммировани реверсивного счетчика 5 и через элемент ИЛИ 9 - на установоч ные входы счетчика.2 ошибок и блока 3 сравнени , в результате чего счетчик 2 ошибок и блок 3 сравнени обнул ютс , а реверсивньй счетчик 5 переходит в ( i +1)-е состо ние. Сигнал с реверсивного счетчика 5, соответствующий ( i +1)-му состо нию канала, поступает на выход устройства (например, в аппаратуру передачи дайных дл ее перенастройки на (1 )-н режим работы, на чертеж не показано)И на вход дешифратора 6. номеров состо ни , сигналс ( i +1)выхода которого поступает на ( i +1) входы блока 8 регистров задани чисел и блока 7 импульсных линий задержки . С ( i +1)-го регистра блока регистров задани чисел в блок 3 сравнени записываютс значени N; иМ , а через ( i +1)-ю импульсную линию задержки блока 7 по истечению времени Т, поступает импульс на один из входов дешифратора 4 цик лов измерени . Таким образом, при улучшении состо ни канала контроль его будет проводитьс за врем т. 7 Т1 + 1 1 и 6 Если М ; i М- i (J . , то на выходе д шифратора 4 циклов измерени по вит с импульс, который поступает на ус тановочньй вход реверсивного счетчика 5 и через элемент ИЛИ 9 на вхо ды установочные счетчика 2 ошибок и блока 3 сравнени , в результате чего счетчик 2 ошибок и блок 3 срав нени обнул ютс , а реверсивный сче чик 5 остаетс в д-м состо нии. Си нал с реверсивного счетчика 5, соот ветствующий i-му состо нию канала поступает на выход устройства (в эт случае аппаратура передачи данных остаетс в прежнем режиме работы) и вход дешифратора 6 номеров состо ни , сигнал с i-го выхода которого поступает на i-e входы блока 8 регистров задани чисел и блока 7 импульсных линий задержки. С л-го регистра блока 8 регистров 94 . 4 задани чисел в блок 3 сравнени записываютс прежние значени f и N а через i-ю импульсную линию задержки блока 7 по истечении времени Т. поступает импульс на один из входов дешифратора 4 циклов измерени . Таким образом, при неизменившемс состо нии канала контроль его будет проводитьс за прежнее врем ТЕсли N j 7 N , то по вившийс на выходе дешифратора 4 циклов измерени импульс поступает на вход въ читани реверсивного счетчика 5 и через элемент ИЛИ 9 на установочные входы счетчика 2 ошибок и блока 3 сравнени , в результате чего счетчик 2 ошибок и блок 3 сравнени обнул ютс , а реверсивньй счетчик 5 переводитс в (i -1)-е состо ние . Сигнал с реверсивного счетчика 5, соответствующий (i -1)-му состо нию канала, поступает на выход устройства (дл перенастройки аппаратуры передачи данных на (i -1)-й режим работы) и на вход дешифратора 6 номеров состо ни , сигнал с (i -1)-го выхода которого поступает на (i -1)-е входы блока 8 регистров задани чисел и блока 7 импульсных линий задержки. С (i-1)-ro регистра блока 8 регистров задани чисел в блок 3 сравнени записываютс значени Nj. и N. , а через ( -1)-ю импульсную линию з.адержки блока 7 по истечении времени поступает импульс на один из входов дешифратора 4 циклов измерени . Таким образом, при ухудшении состо ни канала контроль его будет проводитьс за врем i Т,- . Технико-экономический эффект от использовани устройства контрол дискретных каналов заключаетс в повьш1ении достоверности контрол за счет- изменени времени и критери контрол в зависимости от состо ни канала св зи, и как следствие, в возможности более оперативного управлени режимами работы аппаратуры передачи данных, например, перенастройкой кодирующего и декодирующего устройств. Э-то, в свою очередь, повьш1ает качество передачи данных.