SU1130856A1 - Устройство дл сопр жени ЦВМ с аналоговыми объектами - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ЦВМ С АНАЛОГОВЫМИ ОБЪЕКТАМИ, содержащее первый и второй коммутаторы, .группу из h -разр дных аналого-цифровых преобразователей и группу из h-разр дных цифроаналоговых преобра .зователей, отличающеес  тем, что, с целью повышени  его на-, дежности путем обеспечени  возможности обнаружени  и локализации внезапных отказов, в негЪ введены третий, четвертый и п тый коммутаторы, первый и второй аналоговые переключатели, дешифратор шины адреса, стартстопный генератор, счетчик, дешифратор конца цикла опроса, .регистр последовательных приближений, первый, второй и третий элементы ИЛИ, буферный регистр, посто нный запоминающий блок, группу элементов И-НЕ и группу элементов И, причем первый информационный вход третьего коммутатора  вл етс  шиной ввода цифровых данных устройства, а второй информационный вход соединен с выходом посто нного запоминающего блока, первый выход четвертого коммутатора  вл етс  шиной вывода цифровых данных устройства, а второй выход соединен с информационным входом буферного регистра, первый информационный вход п того коммутатора  вл етс  шиной адреса устройства, а второй соединен с выходной шиной счетчика и с выходом дешифратора конца цикла опроса, выход третьего коммутатора Соединен с информационным входом первого коммутатора, информационный вход четвертого ко1 |1мутатора соединен с выходом второго коммутатора, а выход п того коммутатора соединен с входом дешифратора шины адреса и с адресными входами первого и второ|го коммутаторов, выходы первого коммутатора соединены с информационными входами соответствующих п -разр дных цифроаналоговых преобразователей, а информационные входы второго коммутатора соединешл с выходами соответствующих h-разр дных аналого-циф00 ровых лреобразователей группы, выходы и -разр дных цифроанапс(Говых преобразователей , соединены с соответстх ел вующими входами первого аналогового 99 переключател  paз б Iкaюlциe контакты которого  вл ютс  выходными аналоговыми шинами у :тройства, а входы h-разр дных аналого-цифровых преобразователей соединены с соответствукнцими входами второго аналогового переключател , pasffiAcaxMiQie контакты которого  злЛкгес  входными аналоговыми шинами устройства, управл ю1ф1е входы третьего четвертого и п того коммутаторов первого и второго аналоговых переключателей и стартстопного генератора объединены и обра

Description

эуют лшну задани  режима устройства, замыкающие контакты первого аналогового переключател  объединены с соответствующими замыкающими контактами второго аналогового переключател  выходы дешифратора шины адреса соединены с соответствующими управл ющими входами И-разр дных цифроаналоговых преобразователей группы и И-разр дных аналого-цифровых преобразователей группы, выходы фиксации конца кодировани  h-разр дных аналого-цифровых преобразователей соединены с входами первого элемента ИЛИ, выход которого соединен с синхровходом буферного регистра и  вл етс  шиной Конец кодировани  устройства , выход стартстопного1 генератора соединен со счетным входом счетчика, установочный вход которого объединен с установочным входом регистра последовательных приближений и соединен с шиной начальной установки устройства , выход дешифратора конца цикла опроса соединен с входом регистра последовательных приближений, выходы которого соединены с первыми входами элементов И и с адресными входами посто нного запоминающего блока выходы элементов группы соединены с входами второго элемента ИЛИ, выход

0856

которого  вл етс  тиной Ноиснравность . устройства, первые R выходов буферного регистра (где ) соединены с входами третьего элемлпа ИЛИ, выход которого соединен с первым входом первого элемента И-НЕ группы, второй вход которого подключен к инверсноьгу выходу (К+1)-го разр да буферного регистра, выход (К+1)-го разр да буферного регистра соединен с первым входом второго элемента И-НЕ группы, второй вход которого соединен с инверсным выходом (К-|-2)-го разр да буферного регистра , выход (К+2)-го разр да буферного регистра соединен с первым входом третьего элемента И-НЕ группы, второй вход которого соединен с инверсным выходом (К.-(-3)-го разр да буферного регистра, выход (и-1)-го разр да буферного регистра соединен с первым входом последнего элемента И-НЕ группы, второй вход которого подключен к инверсному входуh -го разр да буферного регистра, выходы элементов И-НЕ группы соединены соответственно с вторыми входами элементов И группы, кроме последнего, второй вход последнего элемента И группы соединен с выходом h-го разр да буферного регистра.

1

Изобретение относитс  к вычислительной технике и может быть исполь зовано в качестве устройства сопр жени  цифровой и аналоговой вычислительных машин, а также дл  св зицифровой вычислительной машины с объектом.

Известны различные устройства ввода-вывода аналоговой информации в цифровую вычислительную машину, например, устройство дл  ввода аналоговых величин в цифровую вычислительную машину, содержащее преобразователь напр жени  в частоту, выхо которого через счетчик соединен с выходом преобразовател  кода в частоту , преобразователь напр жени  в код, выход которого соединен с выходом преобразовател  параллельного кода в последовательный, преобразователь последовательного кода в параллельный , выход которого соединен с входом преобразовател  кода в напр жение , генератор эталонной частоты , блок сравнени , пороговый блок три переключательных элемента и два аналоговых ключа, причем выходы преобразователей кода в частоту, параллельного кода в последовательный и кода в напр жение  вл ютс  соответственно первым, вторым и третьим входами устройства, первый вход устройства и выход преобразовател  кода в напр жение через первый переключательный элемент соединены с входом преобразовател  напр жени  в частоту , второй вход устройства и выход генератора эталонного напр жени  через второй переключательный элемент соединен с входом преобразовател 

3 1

напр жени  в код, третий вхсчд устройства и выход преобразоЕШтел  п раллельного кода в последовательный через третий переключательный элемент соеднр еиы с входом преобразовател  последовательного кода в параллельный , первый и второй входы блока сравнени  через первый и второй аналоговые ключи соответственно соединены с выходами генератора эталонной частоты и преобразовател  кода в частоту соответственно, а выход блока сравнени  через пороговый блок соединен с четвертым выходом устройства СП.

Однако введенные в состав устройства средства аппаратного контрол , нацеленные на проверку метрологических характеристик преобразователей, при использовании их дл  обнаружени  внезапных отказов устройств имеют аппаратную избыточность, большое врем  проверки и не позвол ют локализовать место неисправности.

Известно также устройство сброса информации, содержащее блок выборки мультиплексор, блок коррекции, блок программного управлени , блок запуска , группу аналого-цифровых преобразователей , дешифратор, группу блоков аналоговой пам ти, группу элементов задержки, причем входы блока выборки  вл ютс  входами устройства, выход муль1иплексора  вл етс  выходом устройства , а входы мультиплексора соединены с первыми выходами аналогоцифровых преобразователей группы, вторые выходы которых соединены с входами блока коррекции, первый выход которого подключен к первому входу блока запуска, а второй вход блока коррекции соединен с входом блока программного управлени , входвыход которого  вл етс  входом-выходом устройства, первый выход блока программного управлени  соединен с вторым входом блока запуска, второй выход блока программного управлени  подключен к входу дешифратора, выход которого подсоединен к входу блока выборки, первые входы.блока аналоговой пам ти группы соединены с выходом блока выборки, вторые входы блоков аналоговой пам ти группы и входы элементов задержки группы соединены с выходами блока запуска, а выходы блоков аналоговой пам ти группы подключены к первым входам соответствую08564

1ЦИХ аналого-цифровых преобразователей группы, вторые входы которых соединены с выходами соответствующих элементов задержки группы 2. 5 Недостатком этого устройства сброса информации  вл етс  отсутствие встроенных средств аппаратного контрол  внезапных отказов узлов и блоков , что не позвол ет осуществл ть

0 автономную проверку устройства и, следовательно, требует проверки в составе системы, что неизбежно понижает коэффициент готовности системы

в целом. I

5

Наиболее близким техническим решением к изобретению  вл етс  многоканальное устройство сопр жени  источников и приемников информации, содержащее в каждом канале блок

0 унитарного кодировани , выход которого соединен через входной цифроаналоговый преобразователь с входом .блока суммировани , группу аналогоцифровых и цифроаналоговых преобра5 зователей, блок пам ти, коммутаторы, блок приоритета, распределительный блок, выходной аналого-цифровой преобразователь , элемент НЕ, деишфратор наличи  не менее двух одновре менных сигналов, причем выходы аналого-цифровых преобразователей канала группы соединены с первой группой входа блока пам ти, выходы блока пам ти канала соединены с входа5 ми первой группы входов коммутаторов каналов и с входами блока приоритета канала, перва  и втора  группы выходов блока приоритетов канала соединены с вторыми группами входов

0 соответственно коммутатора каналов и блока пам ти, выход коммутатора канала соединен с соответствующей группой выходов устройства, выход блока суммировани  канала соединен

5 с входами одноименных аналого-цифровых преобразователей каналов группы , выходы одноименных цифроаналоговых преобразоватапей каналов группы соединены с группой входов блока

0 суммировани  соответствующего канала, выход блока суммировани  канала соединен с входом выходного аналогоцифрового преобразовател , первый вход блока унитарного кодировани 

5 канала соединен с соответствующим

входом устройства, выходы блока пам ти канала через дешифратор наличи  не менее двух одновременных сигналов канала соединены с входами цифро-ан логовых преобразователей канала гру пы, а выход выходного аналого-цифро вого преобразовател  канала через элемент НЕ канала соединен с вторым входом блока унитарного кодировани  С 3 7, Недостатком известного многоканального устройства сопр жени  исто ников и приемников информации  вл етс  отсутствие аппаратных средств обнаружени  и локализации внезапных отказов. Цель изобретени  - повышение надежности путем обеспечени  возможности обнаружени  и локализации внезапных отказов. Поставленна  цель достигаетс  тем что в устройство, содержащее первый и второй коммутаторы, группу из h-разр дных аналого-цифровых преобразователей и группу изh-разр дных -цифроаналоговых преобразователей, введены третий, четвертый и п тый коммутаторы, первый и второй аналоговые переключатели, дешифратор шины адреса, стартстопный генератор, счетчик, дешифратор конца цикла опроса, регистр последовательных приближений; первый, второй и трети элементы ИЛИ, буферный регистр, посто нный запоминающий блок, группа элементов И-НЕ и группа элементов И причем первый информационный вход третьего коммутатора  вл етс  шиной ввода цифровых данных устройства,а второй информационный вход соедин с выходом посто нного запоминающего блока, первый выход четвертого комму татора  вл етс  шиной вывода цифровых данных устройства, а второй выход соединен с информационным входом буферного регистра, первый информационный вход п того коммутатора  вл етс  шиной адреса устройства, а второй соединен с выходной шиной счетчика и с выходом дешифратора ко ца цикла опроса, выход третьего ком мутатора соединен с информационным входом первого коммутатора, информационный вход четвертого коммутатора соединен с выходом второго коммутатора , а выход п того коммутатора с входом дешифратора шины соединен адресными входами первог адреса и и второго коммутаторов, выходы йерв го коммутатора соединены с информационными входа1Ф1 соответствующих h-разр дных цифроаналоговых преобразователей , а информационные входы второго коммутатора соединены с вы-, ходами соответствующих и -разр дных аналого-цифровых преобразователей, группы, выходыh-разр дных цифроаналоговых преобразователей соединены с соответствующими входами первого аналогового переключател , размыкающие контакты которого  вл ютс  выходными аналоговыми шинами устройства, а входы h-разр дных аналого-цифровых преобразователей соединены с соответствующими входами второго аналогового переключател , размыкающие контакты которого  вл ютс  входными аналоговыми шинами устройства, управл ющие входы третьего, четвертого и п того коммутаторов первого и второго аналоговых переключателей и стартстопного генератора объединены-и образуют шину задани  режима устройства , замыкающие контакты первого аналогового переключател  объединены с соответствующими замыкающими контактами второго аналогового переключател , выходы дешифратора шины адреса соединены с соответствующими управл ющими входами и -разр дных цифроаналоговых преобразователей группы и h-разр дных аналого-цифровьпс преобразователей группы, выходы фиксации конца кодировани  И -разр дных аналого-цифровых преобразователей соединены с входами первого элемента ИЛИ, выход которого соединен с синхровходом буферного регистра и  вл етс  шиной Конец кодировани  устройства, выход стартстопного генератора соединен со счетным входом счетчика, установочный вход которого объединен с установочным входом регистра последовательных приближений и соединен с шиной начальной установки устройства, выход дешифратора конца цикла опроса соединен с входом регистра последовательных приближений , выходы которых соединены с первыми входами элементов И и соединены с адресными входами посто нного запоминающего блока, выходы элементов И группы соединены с входами второго элемента ИЛИ, выход которого  вл етс  шиной Неисправность устройства. первые ft выходов буферного регистра ( где ) соединены с входами третьего элемента ИЛИ, выход которого соеинен с первым входом первого элемента И-HI-; сруппы, второй вход которого подклн)чен к инверсному выходу (К+1)-го разр да буферного регистра выход (К+1)-го разр да буферного регистра соединен с первым входом второго элемента И-НЕ группы, второй вход которого соединен с инверсным выходом (К+2)-го разр да буферного регистра, выход (К+2)-го разр да буферного регистра соединен.с первым входом третьего элемента И-НЕ группы , второй вход которого подключен к инверсному выходу (К+3)-го разр да буферного регистра, выход (h-l)-ro разр да буферного регистра соединен с первым входом последнего элемента И-НЕ группы, второй вход которого подключен к инверсному входу h-ro разр да буферного регистра, выходы элементов И-НЕ группы соединены соответственно с вторыми входами элементов И группы, кроме последнего, второй вход последнего элемента И группы соединен с выходом h-го разр да буферного -регистра. На чертеже дана блок-схема предла гаемого устройства. Устройство содержит третий 1 коммутатор,посто нно запоминающий блок 2, четвертый 3 коммутатор, буферный регистр 4, п тый 5 коммутатор счетчик 6, дешифратор 7 цикла опроса первый 8 и второй 9 коммутаторы, дешифратор 10 адреса, группу цифроаналоговых преобразователей 11, груп 1пу аналого-цифровых преобразователей 12, первый 13 и второй 14 анало говые переключатели, генератор 15, первый элемент ИЛИ 16, регистр 17 последовательного приближени , элементы И 18 - 22, элементы ИЛИ 23 и элементы И-НЕ 25-28.. Устройство работает следующим об разом. Потенциалом на шине задани  режима устройства Ъпредел етс  режим работ многоканального устройства ввода-вы вода , который бывает рабочим и конт рольным. В рабочем режиме потенциал на шине задани  режима отсутствует.и в этом случае шина вывода данных че рез шинный коммутатор 1 поступает на вход коммутатора 8, шина вывода данных через пшнный переключатель 3 подключаетс  к выходу коммутатора 9 шина адреса через шинньШ переключатель 5 подключаетс  к адресным входам коммутаторов 8 и 9 и к входу де шифратора 10 шины адреса, стартстопный генератор 15 остановлен, контакты аналоговых переключателей 13 и 14 наход тс  в нормально замкнутом состо нии и выходы И-разр дных цифрйаналоговых преобразователей 11 группы непосредственно подключены к выходной аналоговой шине устройства, а входы h-разр дных аналого-цифровых преобразователей 12 поразр дного кодировани  группы непосредственно подключены к входной аналоговой шине устройства. Вывод информации через устройство ввода-вывода осуществл етс  по шине вьшода через шинный переключатель 1, коммутатор 8 и группу ii-разр дных цифроаналоговых преобразователей 11. Адресаци  заданного канала цифроаналогового преобразовани  осуществл етс  по шине адреса, по сигналам которой коммутатор 8 подключает шину ввода к входу соответств тощего п -разр дного цифроаналогового преобразовател , а запись кода числа в регистр цифроаналогового преобразовател  осуществл етс  по строб-сигналу с дешифратора 10 шины адреса. Далее информаци  в аналоговой форме через нормально замкнутые контакты аналогового преобразовател  13 поступает на выходную аналоговую шину устройства. Ввод информации через устройство ввода-вывода осуществл етс  по шине ввода через шинный переключатель 3, коммутатор 9 и и-разр дные аналогоцифровые преобразователи поразр дного кодировани . Адресаци  заданного канала аналого-цифрового преобразовани  осуществл етс  по шине адреса, по сигналам которой коммутатор 9 подключает шину вьтода устройства к выходу соответствующего п-разр дного аналого-1р фрового преобразовател  поразр дногокодировани . Сигнал Начало кодировани  на соответствующий аналого-цифровой преобразователь 12 группы поступает с дешифратора 10 шины адреса радиально. Сигнал Конец кодировани  на шину Конец кодировани  поступает с соответствуницего выхода адресованного аналого-цифрового преобразовател  через элемент ИЛИ 16 по завершению процесса кодировани . Наличие сигнала Конец кодировани  свидетельствует о готовности даннык на шине вывода. Аналогова  информаци  поступает на входы h-разр дных аналого-цифровых преобразова телей поразр дного кодировани  с входной аналоговой шины через нормально замкнутые контакты аналогово го переключател  14. Таким образом, в рабочем режиме устройство ввода-вывода работает по соответствующей адресации канала преобразовани . При этом вьтод инфо мации осуществл етс  синхронно с адресацией, а ввод - после поступле ни  сигнала Конец кодировани  от ранее адресованного канала аналогоцифрового преобразовани . При этом тракт цифроаналогового преобразовани  также состоит из Р каналов. Линейные И-разр дные цифроаналоговые преобразователи реализуют функцию, определ емую выражением Oьш(-OC, i.0I гдеОвых - напр жение на выходе ииФроаналогового пре образовател ; UOH опорное напр жение; зн разр дные коэффициен ты двойного кода; п - число разр дов цифро аналогового преобразовател ; . -- при включенном разр д при выключенном разр  Линейные М -разр днью аналого-циф ровые преобразователи 12 поразр дно го кодировани  описываютс  выражением . 1 г 1 ) UBx-l PnIIo l где Uj,f - напр жение на входе аналого-цифрового преобразо вател  ; k - масщтабный коэффициент; Р)«, - вес мпадшего разр да ана лого-цифрового преобразо вател ; cCi - разр дный коэффициент; i - номер такта, в котором происходит определение значени  ot- ; п - число разр дов аналогоцифрового преобразовател В контрольном режиме сигнальный потенциал на щине задани  режима устройства осуществл ет переключени шинных коммутаторов 1, 3 и 5, анало говых переключателей 13 и 14 и запускает стартстопный генератор 15. При этом вход коммутатора 8 через шинный переключатель 1 подключаетс  к выходу посто нно запоминающего блока 2, выход коммутатора 9 подключаетс  через шинный переключатель 3 к входу буферного регистра 4, адресные входы коммутаторов 8 и 9 и вход дешифратора 10 шины адреса подключаютс  через шинный переключатель 5 к выходу счетчика 6, переключатели 13 и 14 осуществл ют отключение выходов h-разр дных цифроаналоговых преобразователей 11 группы от выходной аналоговой шины, входов И-разр дных аналого-цифровых преобразователей 12 поразр дного кодировани  группы от входной аналоговой шины и коммутируют выход каждого из Р цифроаналоговых преобразователей 11 гр.уппы .на соответствующий вход каждого из Р аналого-цифровых преобразователей 12 группы. С помощью Р-полюсных аналоговых переключателей 13 и 14 формируетс  измерительна  схема, позвол юща  подавать на вход каждого аналого-цифрового преобразовател  12 группы тестовый сигнал от соответствующего цифроаналогового преобразовател  11 группы. Таким образом, в контрольном режиме многоканальное устройство вводавывода отключаетс  от внешних цепей, каналы вывода замыкаютс  на каналы ввода, адресаци  каналов осуществл етс  от выходной шины счетчика 6, который начинает работать в циклическом режиме от стартстопного генератора 15, в качестве входного и выходного регистров данных выступают соответственно выходна  шина посто нного запоминакицего блока 2 и буферный регистр 4. Информаци , заносима  с выходной шины посто нного запоминающего устройства через шинный переключатель 1 и коммутатор 8 в адресуемый цифроаналоговый -преобразователь 11 группы, преобразуетс  в аналоговую форму. Далее поступает на вход соответствующего аналого-цифрового преобразовател  12 группы, где преобразуетс  вновь в цифровую форму по команде с дешифратора 10 шины адреса , и через коммутатор 9 и шинный переключатель 3 заноситс  в буферный регистр 4. Построенна  проверочна  схема позвол ет вы вл ть неисправные узлы как в 1ШФРОЕЮЙ части канала ввода-вывода, так и аналоговой. С помощью блоков 17-28 осуществл етс  обнаружение и локализаци  внезапных отказов. Основной объем оборудовани  многоканального устройства ввода-вывода составл ют аналого-цифровые и цифроаналоговые преобразователи. Поэтому система обнаружени  и локализации внезапных отказов ориентирована в первую очередь на поиск неисправностей в узлах преобразователей. Дл  устройств, имеющих нормированные мет рологические характеристики, которыми  вл ютс  аналого-цифровые и цифро аналоговые преобразователи, раздел ют внезапные отказы, привод щие к  вному отказу устройства, и постепен ные, наличие которых может быть обнаружено только вследствие метрологи ческой поверки. Первый тип отказов характеризует надежность устройства в обычном смысле, второй - метрологи ческую надежность средств измерени . В основу работы системы обнаружени  и локализации внезапных отказов положен тот факт, что физическа  реализаци  и -разр дных цифроаналоговых преобразователей и И-разр дных аналого-цифровых преобразователей поразр дного кодировани  предполагает наличие в каждом из них одинаковых наборов эталонных мер и логических операторов. Действительно, дл  реализации и -разр дного цифроаналогового преобразовател , математической моделью которого  вл етс  выражение (1), необходим набор эталонов веса которых расположены по двоичному закону, и набор ключей, выполн ющих роль двоичных коэффициентов cL,. Аналогично, дл  физической реализации и-разр дного аналого-цифрового преобразовател  поразр дного кодировани , математической моделью которо го  вл етс  вьфажение (2), необходим набор из И эталонов, веса которых расположены по двоичному закону, и h переключателей, реализующих двоич ные коэффициенты . В случае отказ любого из узлов, реализующих в стру туре цифроаналогового или аналогоцифрового преобразователей функцию эталона, коэффициента cL или логических устройств управлени , произо дет грубый сбой в работе устройства равносильный отказу всего устройства 1 При условии равенства диапазонов выходного сигналам -разр дного цифроаналогового преобразовател  и входного h-разр дного аналого-цифрового преобразовател  поразр дного кодировани  подключение входа аналого-цифрового преобразовател  к выходу цифроаналогового преобразовател  позвол ет осуществл ть проверку отсутстви  внезапных отказов узлов. Действительно , если в структур.е цифроаналогового преобразовател  дл  создани  выходного сигнала Uj к.сумматору подключен эталон с весом 2 , и номинальное значение этого эталона удовлетвор ет требовани м метрологической точности, то дл  компенсации входного сигнала Ux в структуре аналого-цифрового преобразовател  поразр дного кодировани  к вычитающему узлу необходимо также подключить эталон с весом , что найдет отражение в выходном коде аналого-1Щфрового преобразовател . Внезапный отказ узла, реализующего эталон, или ключевого элемента, реализующего коэффициент oti,, как в цифроаналоговом так и в аналого-цифровом преобразовател х вызовет об зательное расхождение входного и выходного кодов проверочной схемы. Основыва сь на сказанном, можно прин ть следующий пор док обнаружени  и локализации внезапных отказов. Если дл  преобразователей зона допуска погрешности равна Д, то, подава  на вход цифроаналогового преобразовател  код N,0 О О в котором только k-й разр д имеет единичное значение, причем входной код N удовлетвор ет условию Usbixi: N-,2A-4-9 где Я-2h В6С младшего разр да , дл  исправных цифроаналогового и аналого-цифрового преобразователей на выходе последнего возможны следующие предельные кодовые комбинации: . 1111 000 -при сложении погрещностей преобразо вателей с положительным знаком) - при сложении погрешностей преобразователей с отрицательным знаком . Объединение k младших разр дов в группу с эквивалентным весом 1 необходимо в том случае, еслий -7р. В случае применени  в составе устройства ввода-вывода точных преоб разователей величинаfe 1. Дл  преобразователей с погрешностью, превышающей 0,25cj , или при наличии высокого уровн  шумов в соединительных цел х необходимо группу младших разр дов, различимых на фоне шумов, рассматривать как единый разр д с ве сом Q. Анализ кодовых комбинаций N, и N;) позвол ет сделать следующие заключени  : если в младших fe разр дах выходного кода аналого-цифрового преоб разовател  по вилась хот  бы одна единица, то можно считать, что эталонный вес Q исправен и он включилс  т.е. ключ тоже исправен при работе на включение; если (k + 1) разр д выходного кода аналого-цифрового пре образовател  равен О, то ключо{.( не включен посто нно; другие значени  указанных разр дов на выходе ана лого-цифрового преобразовател  можно считать сбойными, свидетельствующими о наличии внезапных отказов. Таким образом, тестова  кодова  комбинаци  N) позвол ет осуществить проверку на отсутствие внезапного отказа эталона с эквивалентным весом Q, правильную работу ключей oto на включение и ключа oi. I.+ 1) на вьпслю чение как в цифроаналоговом, так и в аналого-цифровом преобразовател х объединенных в проверочной схеме. Причем, в цел х анализа нет необходимости сравнивать всю кодовую комбинацию N с выходным кодом аналогоцифрового преобразовател , а достаточно проверить наличие единицы хот  бы в одном из k младших разр дов выходного кода и наличие нул  в (К+1)разр де . Следующей тестовой кодовой комбинаци-ей может быть код N, 000... 0101 1..l . Как и в предьщущем случае, после наложени  norpemtiocTH днойного преобразовани , на выходе аналого-цифрового преобразовател  возможно получение следующих двух крайних по величине отклонени  кодовых комбинаи;ий гЛ/г,-ООО...ШО,..0, h ...0110...О Анализиру  коды N и Nj можно заметить , что при отсутствии внезапных отказов и при нахождении метрологических характеристик узлов в пределах нормы, единица в (fe+1)-M разр де сохран етс , а в (k+2)-M - по витьс  не может. Следовательно, если выходна  кодова  комбинаци  находитс  в диапазоне между кодами Njii и , можно утверждать: эталон с весом Q(H41) исправен как в аналого-цифровом, так и в цифроаналоговом преобразовател х; ключевые элементы o((it4) правильно работают на включении(предьщущим тестовым кодом они были проверены на выключение) ; ключевые элементы ai( правильно работают на выключение. Дл  вывода приведенных утверждений достаточно при наличии априорной информации о результатах проверки тестовым кодом N и о ведении проверки тестовым кодом Nj. проанализировать разр ды f, и (fe + 1) выходного кода (аналого-цифрового преобразовател . Если (+1)-й разр д равен единице, а (+2)-й - нулю, то внезапные отказы провер емых на данном этапе узлов отсутствуют. Все другие значени  указанных разр дов кодовой комбинации N2.1 свидетельствуют о наличии внезапного отказа. Следующей тестовой кодовой комбинацией может быть код N3 О О ... О 1 0,0 1 1 ... 1, После наложени  погрешности двойного преобразовани  на выходе аналого-цифрового преобразовател  возможно получение следующих двух крайних по величине отклонени  кодовых комбинаций Nj,0 О 1000 О О 1 О ,1 О Из анализа Nji и N следует, что 1511 при отсутствии внезапных отказов, разр д (h+2) всегда равен единице, а разр д (k+3) всегда равен нулю. Проверкой состо ни  разр дов (k+2) и ()+3) выходного кода аналого-цифрового преобразовател  осуществл етс  контроль исправности эталона разр да ((,) , правильность работы ключей с(.(к+2) на включение (на выключение они уже проверены) и правильность работы ключей o((y,j)Ha выключение . Аналогичным образом, сохран   в тестовой кодовой комбинации значение младших разр дов как в N или в N3 и перемеща  единицу в остальных (h-fe) разр дах последовательно в N, (k+3)-й разр д, в Ng - (+4)-й разр д и т.д., осуществл етс  контроль на отсутствие внезапных отказов узлов цифроаналогового преобразовател  вплоть до разр да с номером (h-1) Знаковый разр д провер етс  только на включении, так как при его неисправной работе.в выключенном положеНИИ бьша бы невозможна исправна  работа цифроаналогового и аналого-цифрового преобразователей при проверке предьщущих разр дов. В контрольном режиме сигналов на шине начальной установки осуществл етс  сброс счетчика 6 и регистра 17 последовательных приближений. При этом нулевой код на выходной шине счетчика 6 адресует первый цифроаналоговый преобразователь 11 группы, а выходы регистра 17 последовательных приближений адресуют первое кодовое слово в посто нном запоминающем уст ройстве 2. Следует отметить, что ре гистр 17 последовательных приближений функционирует аналогично микро-: схеме 155 ИР 17(133 ИР 17), но на выходных шииах происходит последова тельное перемещение единицы. Посто нное запоминающее устройство 2  в л етс  ПЗУ статического типа, оснащенное выходным регистром. Однако, в силу специфических особенностей устройства, в нем используютс  толь ко  чейки с адресами: Перва  тестова  кодова  комбинаци  N с выхода посто нно запоминающего устройства 2 через шинный переключатель 13 и адресованный с выхода счетчика 6 ка,нал коммутатора 8 поступает на вход первого цифроаналогового преобразовател  11 группы. Адресованный с выхода того же счетчика 6 через дешифратор 10 шины адреса соответственно тот же цифроаналоговый преобразователь по строб-сигналу с дешифратора записывает тестовый код N в свой регистр и преобразует его в аналоговый сигнал, который поступает на вход первого аналого-цифрового преобразовател  12 группы. После некоторой выдержки времени, устанавливаемой тактовой частотой стартстопного генератора 15, необходимой дл  установлени  аналогового сигнала на выходе цифроаналогового преобразовател  с заданной точностью, счетчик 6 насчитает единицу, и адрес на его выходной шине измен етс . Следует отметить, что в устройст-, ве ввода все каналы хщфроаналогового преобразовани  имеют четные адреса, а каналы аналого-цифрового преобразовани  - нечетные. Насчитывание первой единицы в счетчике 6 приводит к запуску первого аналого-цифрового преобразовател  12 в группе сигналом запуска через дешифратор 10 шины адреса . Одновременно выход кодирующего аналого-цифрового преобразовател  через адресуемый канал коммутатора 9 и шинный переключатель 3 подключаетс  к входу буферного регистра 4. По завершению процесса кодировани  по сигналу Конец кодировани}Р через Р-входовую схему ИЛИ 16 результат преобразовани  заноситс  в буферный регистр 4. Необходимым условием  вл етс  ,;од, где Тр - период стартстопного генеpaiTopa 15; врем  кодировани  аналогоцифрового преобразовател. Таким образом, результат двойного преобразовани  тестового кода N заноситс  в буферный регистр 4. При этом осуществл етс  проверка первых К и (k+1)-ro разр дов первых преобразонателей 11 и 12 в группах. Дейст вительно, если в первых / разр дах есть хот  бы одна единица, а в (k+1)-M разр де нуль, то на входе элемента И-НЕ 25 будут две единицы, а на ее выходе О. В этом случае ,на выходе элемента И 18 будет также нуль, несмотр  на то, что она разбло кирована по первому входу от регистра 17 последовательных приближений. Нуль на выходе элемента И 18 соответ ствует нулю на шине неисправности (выход (п-Й)-входовой схемы ИЛИ 23). Если же ни на одном из первых К выходов буферного регистра 4 не будет единицы или на инверсном (Ц+1)-м выходе будет нуль, что свидетельствует о сбое в провер емых цифроаналоговом или аналого-цифровом преобразовател х , то на выходе элемента И-НЕ 25 по вл етс  единица, котора  пройдет через элемент И 18 и через элемент ИЛИ 23 на шину неисправности. По вле ние единицы на выходе элемента ИЛИ 23 свидетельствует о наличии сбо . При насчитывании следующей единицы в счетчик 6 происходит установка следующего адреса на его выходе. Теперь адресуетс  второй цифроаналоговый преобразователь 11 группы, в который аналогично описанной последова тельности заноситс  код из посто нно го запоминающего блока 2. При насчитывании следующей единицы в счетчик 6 формрфуетс  код, адресующий второй аналоготцифровой преобразователь 12 группы, результат кодировани  которого , аналогично описанному процес су дл  первого аналого-цифрового пре образовател  группы, заноситс  в буферный регистр 4. Полученна  кодова  комбинаци  с помощью элементов И18И22 , элементов И 23, 24, элементов И-НЕ 25-28, провер етс  на отсутствие сбо . Далее адресуетс  третий 1У1фроаналоговый преобразователь 11 группы, а затем третий аналого-цифро вой преобразователь 12 группы и т.д. Таким гбразом, осуществл етс  проверка всех цифроаналоговых 11 и аналого-цифровых 12 преобразователей групп попарно при тестовом коде N;, . Последним адресом, который формирует счетчик 6,  вл етс  адрес (2Р-1). При поступлении очередного импульса счетчик 6 сбрасываетс , т.е. формирует вновь нулевой адрес, а дещифратор 7 конца цикла опроса формирует импульс на входе регистра 17 последовательных приближений, вследствие чего единичный потенциал перемещает .с  с первого выхода регистра 17 на второй. При этом разблокируетс  элемент И 19, а на выходе посто нного запоминающего блока 2 устанавливаетс  следующа  тестова  кодова  комбинаци  Nji. Процесс занесени  кода Nj в цифроаналоговые преобразователи 11 группы, считывание результатов двойного преобразовани  с аналого-цифровых преобразователей 12 группы и занесение кодовой в буферный регистр 4 происходит аналогично, как и дл  кода N. Однако результат двойного преобразовани  дл  тестового кода N должен об зательно содержать единицу в (Ь+1)-м разр де и нуль - в (+2)-м разр де. Выполнение этого услови  провер етс  элементами И-НЕ 26. и И 19. Результат проверки определ етс  состо нием выхода элемента ИЛИ 23. После проверки всех пар цифроаналоговых 11 и аналого-цифровых 12 преобразователей групп попарно на тестовый код Nj вновь происходит сброс счетчика 6 и насчитывание очередной единицы в регистр 17 последовательных приближений. Это.приводит к началу нового цикла проверки при кодовой комбинации NJ, котора  считываетс  из посто нного запоминающего устройства 2. Проверка выходной кодовой комбинации осуществл етс  аналогично с помощью элементов И-НЕ 27 и И 20. После проверки всех цифроаналоговых и аналого-цифровых преобразователей последней кодовой комбнацией N(h-K) процесс может продолжатьс  с выходом на новый макроцикл, так как регистр 17 последовательных приближений работает по циклическому принципу. Выход из контрольного режима осуществл етс  изменением потенциала на шине задани  режима устройства. Таким образом, контролиру  состо ние выхода элемента ИЛИ 23, можно определить факт наличи  отказов катастрофического характера в структуре цифроаналогового или аналого-цифрового преобразователей. При этом неисправность определ етс  с точностью до номера разр да в паре преобразователей , которые адресуют в данный момент. 191 Важной характеристикой-системы обнаружени  и локализации внезапных отказов  вл етс  полное врем  проверки всех каналов устройства ввода-вы1юда , определ емое выражением (h-K)(t,+tyHK te. + tc|}|, ( полное врем  проверки всех каналов устройства вводавывода ; врем  установлени  контрол ного режима, включающее врем  срабатывани  шинных переключателей и аналогово го переключател ; tj - врем  занесени  тестовых в регистры пам ти кодов цифроаналоговых преобразователей; - врем  установлени  аналого вых. сигналов на выходах цифроаналоговых преобразователей с заданной точностью; - врем  кодировани  аналогоцифровмх преобразователей 6 врем  считывани  результатов кодировани  аналог 1цифровых преобразователей из их выходных регистров; врем  анализа выходного кода аналого-цифровых преобразователей; число параллельных контуров проверки. Пользу сь выражением (3) дл  многоканального устройства ввода-вьтода,. имеющего в своем составе 6А канала цифроаналогового преобразовани  и 64 канала аналого-цифрового преобразовани , при средних характеристиках преобразователей, т.е. мкс, ti, 15 МКС, t|, 25 МКС, Чг мкс, мкс, мкс, , , получают tv,p -ic 0,2 с. Столь малое врем  проверки многоканального устройства ввода-вывода позвол ет осуществл ть контроль перед каждым циклом его использовани  без сколь-нибудь значительного задействовани  ЦВМ дл  этих целей. Наоборот, программна  реализаци  поиска и локализации внезапных отказов требует значительного времени задействовани  ЦВМ дл  проверки многоканального устройства ввода-вывода. Основна  причина заключаетс  в длинных программах-драйверах обмена.

Claims (1)

1. УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ЦВМ С АНАЛОГОВЫМИ ОБЪЕКТАМИ, содержащее первый и второй коммутаторы, группу из И -разрядных аналого-цифровых преобразователей и группу из h-разрядных цифроаналоговых преобразователей, отличающееся тем, что, с целью повышения его надежности путем обеспечения возможности обнаружения и локализации внезапных отказов, в него введены третий, четвертый и пятый коммутаторы, первый и второй аналоговые переключатели, дешифратор шины адреса, стартстопный генератор, счетчик, дешифратор конца цикла опроса, регистр последовательных приближений, первый, второй и третий элементы ИЛИ, буферный регистр, постоянный запоминающий блок, группу элементов И-НЕ и группу элементов И, причем первый информационный вход третьего коммутатора является шиной ввода цифровых данных устройства, а второй информационный вход соединен с выходом постоянного запоминающего блока, первый выход четвертого коммутатора является шиной вывода цифровых данных устройства, а второй выход соединен с информационным входом буферного регистра, первый информационный вход пятого коммутатора является шиной адреса устройства, а второй соединен с выходной шиной счетчика и с выходом дешифратора конца цикла опроса, выход третьего коммутатора -соединен с информационным входом первого коммутатора, информационный вход четвертого коммутатора соединен с выходом второго коммутатора, а выход пятого коммутатора соединен _с с входом дешифратора шины адреса и © с адресными входами первого и второго коммутаторов, выходы первого коммутатора соединены с информационными входами соответствующих η -разрядных цифроаналоговых преобразователей, а информационные входы второго коммутатора соединены с выходами соответствующих h-разрядных аналого-цифровых преобразователей группы, выходы и-разрядных цифроаналоговых преобразователей. соединены с соответствующими входами первого аналогового переключателя, размыкающие контакты которого являются выходными аналоговыми шинами устройства, а входы И-разрядных аналого-цифровых преобразователей соединены с соответствующими входами второго аналогового переключателя, размыкающие контакты которого являются входными аналоговыми шинами устройства, управляющие входы третьего, четвертого и пятого коммутаторов первого и второго аналоговых переключателей и стартстопного генератора объединены и обра зуют шину задания режима устройства, замыкающие контакты первого аналогового переключателя объединены с соответствующими замыкающими контактами второго аналогового переключателя, выходы дешифратора шины адреса соединены с соответствующими управляющими входами И-разрядных цифроаналоговых преобразователей группы и И-разрядных аналого-цифровых преобразователей группы, выходы фиксации конца кодирования ft-разрядных аналого-цифровых преобразователей соединены с входами первого элемента ИЛИ, выход которого соединен с синхровходом буферного регистра и является шиной Конец кодирования устройства, выход стартстопногоI генератора соединен со счетным входом счетчика, установочный вход которого объединен с установочным входом регистра последовательных приближений и соединен с шиной начальной установки устройства, выход дешифратора конца цикла опроса соединен с входом регистра последовательных приближений, выходы которого соединены с первыми входами элементов И и с адресными входами постоянного запоминающего блока, выходы элементов группы соединены с входами второго элемента ИЛИ, выход которого является шиной Неисправность устройства, первые к выходов буферного регистра (где 1?K<ft) соединены с входами третьего элемента ИЛИ, выход которого соединен с первым входом первого элемента И-НЕ группы, второй вход которого подклкг чен к инверсному выходу (К+1)-го раз ряда буферного регистра, выход (К+1)-го разряда буферного регистра соединен с первым входом второго элемента И-НЕ группы, второй вход которого соединен с инверсным выходом (К.+2)-го разряда буферного регистра, выход (К+2)-го разряда буферного регистра соединен с первым входом третьего элемента И-НЕ группы, второй вход которого соединен с инверсным выходом (К+3)-го разряда буферного регистра, выход (ft-1)-ro разряда буферного регистра соединен с первым входом последнего элемента И-НЕ группы, второй вход которого подключен к инверсному входу ft -го разряда буферного регистра, выходы элементов И-НЕ группы соединены соответственно с вторыми входами элементов И группы, кроме последнего, второй вход последнего элемента И группы соединен с выходом И-го разряда буферного регистра.