SU1128272A2 - Устройство дл моделировани сетевых графиков - Google Patents

Abstract

УСТРОЙСТВО ДНЯ МОДЕЛИРОВАНИЯ СЕТЕВЫХ ГРАФИКОВ по авт.св. № 422002, отличающеес  тем, что, с целью расширени  класса решаемых . задач, в устройство введен блок пам ти , в блок формировани  топологии введены два Ч:четчика, сдвиговый регистр, два дополнительйьй элемента И и элемеш НЕ, причем первый вход первого дополнительного элемента И соединен с выходом первого элемента ИЛИ блока формировани  топологии, с первьм входом сдвигового регистра и с входом первого счетчика, выходы которого подключены к информационным входам блока пам ти, адресные входы которого соединены с выходами второго счетчика, управл ющий вход блока пам ти подклазчен к выходу первого дополнительного элемента И и входу элемента НЕ, ыход которого соединен с входом второг о счетчика и с первым входом второго дополнительного элемента И, выход которого подключен к второму входу сдвигового, регистра, выход которого соединен с вторыми входами первого и второго | дополнительных элементов И блока Фор мированй  топологии, третий вход первого дополнительного элемента И блока формировани  топологии соединен с выходом третьего элемента И блока формировани  топологии, выход блока пам ти  вл етс  выходом устройства .

Description

Изобретение относитс  к области вычислительной техники, а именно к электронным моделирующим устройствам . По основному авт.св. № 422002 известно устройство дл  моделировани  сетевых графиков, содержащее блок управлени , первый выход которого подключен к первому входу первого элемента ИЛИ блока формировани  Топологии, блок моделей ветвей по числуработ сетевого графика, кажда  из которых выполнена в виде задатчиков адресов, выходами соединенных с элементами И, причем выход первого элемента И соединен с входом формировател  временных интервалов , вход второго элемента И соединен, через инвертор с первым вх дом элемента ИЛИ, к второму входу которого подключен выход второго элемента И, генератор импульсов, пе вый и второй выходы которого .подключены соответственно к второму входу первого элемента И каждой модели ветви и к первому входу первого элемента И блока формировани  топологии, второй вход которого сое динен с входом инвертора блока формировани  топологии, кажда  модель ветви содержит триггеры, входы которых соединены с формирователем временных интервалов, причем второй вход первого триггера подключен к первому входу второго элемента И, к второму входу которого и к третьему- входу первого элемента И подключены выходы второго триггера входы задатчиков адресов каждой модели ветви соединены с выходом первого элемента. ИЛИ блока формировани  топологии, содержащего второй элемент ИЛИ, подключенный через инвертор к второму элементу И, и последовательно соединеннью третий элемент И и третий элемент ИЛИ, выход и вход которого подкотючены соот ветственно к ВХОДУ и второму выходу блока управлени , причем первый 1зыход генератора импульсов соединен с вторым входом второго элемента И блока формировани  топологии, выход которого подключен к входу формировател  временных интервалов каждой модели ветви, вход блока управлени  соединен с четвертым входом первого элемента И каждой модели ветви, выход первого триггера каждой модели ветви, подключен к входу второго эле 72J мента ИЛИ блока формировани  топологии , выход второго элемента ИЛИ каждой модели ветви соединен с входом третьего элемента И блока формировани  топологии ij . Известное устройство позвол ет . определить величину критического пути сетевого графика, а также величину длиннейшего пути на сети ( на взвешенном ориентированном графе ) . Однако оно не позвол ет решать .задачу упор доч(ени  работ дл  одной машины по длительности их выполнени . Между тем последн   задача имеет большой удельный вес в классе .задач теории расписаний. Целью изобретени   вл етс  расши-г рение класса решаемых задач. Эта цель достигаетс  тем, что в устройство дл  моделировани  сетевых графиков введен блок пам ти, в блок фор№1ровани  топологии введены два учетчика, сдвиговый регистр, два дополнительных элемента И и элемент НЕ, причем первый вход первого дополнительного элемента И соединен с выходом первого элемента ИЛИ блока формировани  топологии, с первым входом сдвигового регистра и с входом первого счетчика, выходы которого подключены к информационным входам блока пам ти, адресные входы которого соединены с выходами второго счетчика, . управл ющий вход блока пам ти подключен к выходу первого дополнительного элемента И и входу элемента НЕ, выход которого соединен с входом второго счетчика и с первым входом второго дополнительного элемента И, выход которого подключен к второму входу сдвигового регистра, выход которого соединен с вторыми входами первого и второго дополнительных элементов И блока формировани  топологии, третий вход первого дополнительного элемента И блока формировани  топологии соединен с выходом третьего элемента И блока формировани  топологии, выход блока пам ти  вл етс  выходом устройства. На фиг.1 приведена функциональна  схема предлагаемого устройства; на фиг. 2 - пример работ, требующих упор дочени ; на фиг. 3 - сеть специального вида дл  работ, требующих упор дочени ; на фиг. 4 - формирователь временных интервалов; на фиг.5 блок управлени .

Схема устройства включает блок 1 моделей ветвей, блок 2 формировани  топологии, блок 3 управлени , генератор 4 импульсов, блок 5пам ти. Некоторые св зи, относ щиес  к блоку управлени  и обеспечивающие начало окончание работы устройства, рассмотрены на фиг.5. Назначение и работа блока управлени  (фиг.5) в предлагаемом устройстве абсолютно те же, что и в известном.

Кажда  модель ветви содержит формирователь 6 вре.менных интервалов, задатчик 7 адреса начального узла, задатчик 8 адреса конечного узла, триггеры 9 и 10, элементы И 11 и 12, элемент ИЛИ 13, инвертор 14. Блок формировани  топологии содержит счетчики 15 и 16, сдвиговый регистр 17, элемент И 18-22, элементы ИЛИ 23-25, инвертор 26, элемент НЕ 27.

.Формирователь 6 временных интервалов фиг.4 включает счетчик 28, триггер 29, элементы И 30 и 31, входы 32 и 33, выход 34.

Вход 32 соединед с выходом элемента И 19 (фиг.1) , вход 33 -. с выходом элемента И 11 (фнг.О, выход 34с входом триггера 9 (фиг.1) .

Блок управлени  содержит счетчики 35-37, триггеры 38-40, элементы И 41-44, элемент Не 45, элемент ИЛИ 46.

Блок 3 управлени  Лредназначен дл  выдачи сигналов начала и окончани  работы устройства, а также дл  определени  длины критического пути сетевого гоафика. Генератор 4 импульсов предназначен дл  выдачи импульсов двух серий - / и Б , сдай нутых один относительно другого. Элементы каждой модели ветви соединены между собой таким образом что обеспечивают моделирование длины соответствующей ветвм сетевого графика . Эта дпина отображаетс  временным интервалом, кратным числу импульсов серии Д . Собственно длина ветви модулируетс  формирователем 6 временнь1 интервалов, остальные элементы модели , ветви и блЪк 2 формировани  топологии Обеспечивают выдачу разрешающего сигнала на модель ветви в нужный момент времени. При решении задачи упор дочени  работ блоки 1 и 2 предназначены дл  опредёлен  той работы , котора  должна быть поставлена

на следующее место р фррмируемой очереди работ.

Предлагаемое устройство может моделировать сетевой график и решать задачу упор дочени  набора работ. В последнем случае этот набор работ представл етс  сетью специального вида, при моделировании которой устройство обеспечивает запись номеров работ в блок пам ти в пор дке, определ емом длительностью работ. В том и в другом случае элементы и блоки устройства работают одинаково , отличие состоит только в содержании вводимой и, следовательно, накапливаемой в блоке пам ти информации, значит данное устройство в том и другом случае моделирует сеть (либо сетевой график, либо сеть специального вида). Блок 5 пам ти и дополнительные элементы: счетчики 15 и 16, элементы И 21 и 22, элемент НЕ 27, обеспечивают последовательную запись в  чейках блока пам ти упор доченной последовательности номеров работ при решении задачи упор дочени . Номера работ, требующих упор дочени , при вводе И1 формации в устройство отмечаютс  единицами в соответствующих разр дах регистра 17. При моделировании сетевого графика содержимое регистра 17 равно нулю и запись информации в блок пам ти не производитс .

Во врем  работы формировател  временных интервалов /фиг.4), по входу 33 на него подаетс  разрешающий сигнал, устанавливающий триггер 29 в единицу. В счетчик вначале заноситс  число N - 1 - 1,где N - емкость счетчика, I - дпина соответствующей ветви. Единичный выход каждого разр да счетчика 28 соединен с соответствующим входом элемента И 3-1 . Таким образом, на выходе 34 по вл етс  единичный сигнал, когда в счетчике записано число N-1, и триггер 29 находитс  в единичном состо нии (т.е. единичный выход триггера также соединен с одним из входов элемента И 31). Выход элемента h 31 соединен с вхрдо - установки в нуль счетчика . 28. 1

Рассмотрим работу формировател  на примере моделировани  ветви длиной .1, начина  с момента, когда на вход 33 подан разрешающий единичный сигнал. По этому сигнапу триггер 29 устанавливаетс  в единицу и импульсы се5 .

рии A начинают поступать через элемент И 30 на вход счетчика 28. Эти импульсы увеличивают содержимое счетчика , которое вначале равно N - 1 - 1 После поступлени  I импульсов серии А содержимое счетчикастановитс  равным N-I, т.е. в каждом разр де счетчика имеетс  единица (например при , , т.е. в двоичном коде это МП и т.д.). Единичный сигнал поступает на выход элемента И 3,-на выход 3i4 формировател  а оттуда - на триггер 9 (фиг.1) , устанавлива -егов единицу. Этот же сигнал сбрасывает в нуль счетчик 28, снима  тем самым сигналы с входов элемента И 31. Если , то исходное содержимое счетчика равно N-1. Тогда после поступлени  на вход 33 разрешающего сигнала (и после установки в единицу триггера 29 по вл етс  единичнь1й сигнал иа выходе ;элемента И 31 и на выходе 34 формировател , т.е. ветвь нулевой длины смоделирована сразу после поступлени  разрешающего сигнала.

Рассмотрим решение устройством задачи упор дочени  на конкретном примере. Пусть дан набор из п ти работ (фиг.2, ка ща  из которых характеризуетс  своим номером (обозначен справа латинской буквой) и длительностью выполнени  (указана над изображением работы. Требуетс  ; упор дочить эти работы по длительности их выполнени , исход  из прин той дисциплины их выполнени  на одной машине. Например, прин та  дис циплина выбора кратчейшей работы. Это означает, что требуетс  получить такую последовательность номеров работ , в которой на первом месте стоит номер самой короткой работы, длительность каждой последующей работы не убывает и последним стоит номер самой длительной работы.

Дл  решени  этой задачи стр оитс  сеть специального вида .3) сле дующим образом. Все работы из исходного набора представл ютс  ветв мисети , выход щими из начального узла б сети. Длина этой ветви равна длительности соответствуиицей работы , а конечный узел ветвн имеет номер /(адрес), равный номеру этой работы . Так, ветвь 5,а сети соответI v-iw

ствует работе в и т.д. Конечные узлы ветвей, выход щих нз началь8272

ного узла, соединены с конечным узлом К сети ветв ми единичной длины. Длины ветвей сети проставле ны над изображени ми этих ветвей; 5 Номера узлов , ,k , а , Ь , с , о,i могут быть любьми, но не превьштающими адреса N-1 ,где (N-1) - максимальный адрес узла, который мо-жет быть записан в задатчик адре10 са.

Информаци  об этой сети кодируетс  и вводитс  так же, как и в известном устройстве, отличие состоит только в том, что в N разр дный ре15 гистр 17 занос тс  единицы в разр ды 01,Ь , С ,cJ , i (схемы начального ввода информации не показаны). Исходные состо ни  счетчиков 15 и 16 нулевые, емкость каждого счетчи20 ка равна N. Управл ющий вход блока пам ти  вл етс  входом разрешени  записи, далее он именуетс  входом записи.

Моделирование сети как в предпа 5 гаемом устройстве, так и в известном выпсшн етс  посредством чередовани  двух периодов: периода моделировани  длин ветвей и периода формировани  топологии сети.. В первый

0 период на модели ветвей через элемент И 19 поступают импульсы серии А, во второй период через элементы И 18 и ИЛИ 23 на модели ветвей поступают импульсы серии б . Введенные дополнительно злементы устройства работают только на этапах формировани  топологии сети, поэтому основное внимание удел етс  периодам формировани  топологии сети.

В начале работы блок 3 управлени  выдает на вход элемента ИЛИ 23 последовательность из 5 импульсов, которые поступают на входы всех задатчиков 7 и 8 адресов и измен ют их содержимые. Эти же импульсы поступают на вход счетчика 15 и на вход регистра 17, сдвига  его содержимое. Поскольку все триггеры моделей ветвей наход тс  в нулевом состо нии, на выходе элемента- И 20 блока формировани  топологии присутствуют нулевые сигналы в то врем , когда на выходе хот  бы одного задатчика 8 присутствует единичный сигнал, а значит и в то вр|эм , когда на выходе ре гистра 17 по вл етс  единичный сигНал . Таким образом, во воем  поступлени  д импульсов на выходе элемента И 21 блока формнровани  топологии все врем  имеетс  нулевой сигнал, который через инвертор .27 и элемент И 22 разрешает запись единиц с выхода регистра 17 в его первый разр  Таким образом, в рассматриваемый отрезок времени происходит только циклический сдвиг содержимого регис ра 17, длина зтого цикла равна N, содержимые задатчиков и счетчика 15 также циклически повтор ютс  с той длиной N -цикла. После вьщачи 6 импульсов по вл  с  единичные сигналы на выходах зад чиков 7 моделей ветвей sa, ab, sc, sd, sf. Блок 3 управлени  прекращае подачу импульсов на вход элемента ИЛИ 23 и выдает единичный сигнал на вхрд элемента ИЛИ 25, по которому ч рез элементы И 11 моделей ветвей за sb, sc, sd, sf поступают единичные сигналы, подготавлива  их формирова тели к отсчету импульсов серии Содержимое счетчика 16 равно нулю, счетчика 15 - s. На модели других ветвей единичные сигналы от элементов И 11 не поступают, так как отсу ствуют единичные сигналы на выходах задатчиков 7. С этого момента начинаетс  моделирование длин ветвей, выход щих из начального узла. В течениб всего периода моделировани  длин ветвей на выходах элементов И 20 и ИЛИ 24 присутствуют нулевые сигналы. Нулевой сигнал на выходе элемента ИЛИ 24 через инвертор 26 и элемент И 19 разрешает поступление импульсов серии Д на формирователи б моделей ветвей, выход щих из начального узла сети. Этот нулевой сигнал через элемент И .18 запрещает поступление импульсов серии В чере элемент И 23 на зад тчики 7 и 8 моделей ветвей. После поступлени  трех импульсов сер Д на выходе формировател  в модели ветви sb по вл етс  единичный сигнал, который устанавливает в единицу триггеры 9 и 10 этой ветви. На выходе элемента ИЛИ 2 по вл етс  единичный сигнал, по которому через инвертор 26 и элемент И 19 прекращаетс  выдача импульсов серии А и через элементы И 18 и ИЛИ 23 разрешаетс  вьщача имиульсов серии Б . Эти импульсы поступают на входы всех задатчиков 7 и 8, а также на счетчик 15 и сдвиговый вход регистра 17. После тогр, как на выходе sal 728 датчика 8 модели ветви sb по вилс  единичньнй сигнал, в счетчике 15 записью аетс  число Ь , а на выходе ре;гистра 17 присутствует единичный сиг- нал Сигнал на выходе задатчика 8 модели ветви 5Ь по вл етс  после поступлени  на этот задатчик (M«N + + Ь) импульсов, где М О, I, 2, ... Счетчик 15 после поступлени  того же числа импульсов будет в состо нии Ь . Назначение элементов И 21 и И 22, элемента НЕ 27 и регистра 17 состоит в том, чтобы обеспечить однократную запись каждого.номера узла из числа выбранных в  чейки блока пам ти . Номера выбранных узлов отмечаютс  единицами в соответствующих разр дах регистра. Единичный сигнал на выходе элемента И 20 по вл етс  каждый раз при просчете номера свершившегос  узла, так как триггер 10 модели окончившейс  ветви все врем  находитс  в единичном состо нии. Бди ничный сигнал с выхода элемента И 21 через элемент НЕ 27 и И 22. запрещает перезапись единицы с выхода регистра 17 на его вход, котора  разрешаетс  теми же элементами только дл  несвершившихс  узлов, т.е. при нулевом , сигнале с выхода элемента И 20. . . Единичный сигнал с выхода задатчика 8 модели ветви sb поступает через элемент И 12 на вход и выход элемента ИДИ 13. Поскольку ветвь sb единственна , вход ща  в узел то на выходах инверторов 14 всех моделей ветвей кроме sb присутствуют единичные сигнапы. Таким образом, на выходе элемента И 20 по вл етс  единичный сигнал. На выходе регистра 17 также есть единичный сигнал. Таким образом, на всех входах элемента И 21 есть единичные сигналы. Единичный сигнал с выхода элемента И 21 поступает на вход записи блока 5 пам ти и в  чейку с нулевым адресом записьтаётс  содержимое счетчика 15, т.е число Ь . Узел Ь свершипс , номер (адрес) его записан. Единичный сигнал с выхода элемента И 21 через элемент НЕ 27-и элемент.И 22 запрещает завись единицы с выхода регистра 17 на его вход. Таким образом, в С -м разр де регистра 17, начина  с этого момента, записан нуль. Нуль на выходе регистра 17 запрещает по вление единичного сигнала на выходе элемента И 21, поэтому при по влении следующего (М-N+Ь)-го импульса серии Б сигнал записи не вьщаетс  и повторной запи си номера Т) не будет. Одновременно триггер 9 модели ветви sb сбрасьшаетс  в нуль, нулевой сигиал на выхо элемента ИЛИ 24 разрешает поступление следующего импульса серии А на модели ветвей за, sd, sc, sf котор еще не окончили свою работу. Разреш ющий сигнал поступает также на формирователь 6 модели ветви bk , так как на всех входах элемента И 11 эт модели ветви есть единичные сигналы . После окончани  упом нутого импу са серии б с выхода элемента И 21 чезает единичный сигнал. Это соотве ствует по влению единичного сигнала на выходе элемента НЕ 27, который поступает на вход счетчика 16, увеличива  его содержимое на единицу. Единица прибавл етс  к содержимому счетчика 16 вс кий раз, когда сигнал на выходе элемента И 21 переходит из единичного на нулевой уровень . Таким образом, формируетс  адрес следующей  чейки блока пам ти сразу же после записи информации в предьщущую  чейку. Если записи информации по предыдущему импуль су серии В не было, то содержимое счетчика 16 не мен етс . После первого в данном периоде и пульса серии А оканчиваетс  ветвь . Поскольку К-й узел не свершилс , то при подаче (MN+K)-ro импульса серии б на модели ветвей на выходе элемента И 20 будет нулевой сигнал, (так как на выходах) элементов ИЛИ 13 моделей ветви аК сК, dK, fК нулевые сигналы). Упом нутый импульс серии Б сбрасьша ет в нуль триггер 9 в bk -и модели ветри и устройство вновь переходит к периоду моделировани  длин ветвей Состо ни  дополнительных элементов устройства не измен ютс , так как в К-м разр де регистра 17 стоит нуль. После окончани  моделировани  всех остальных ветвей, вход щих в К-йузел, за исключением последней происходит то же самое, ч описано дп  ветви Vk . После следующего импульса серии Л устанавливаютс  в единицу тригге ры 9 и 10 моделей ветвей sd и sf. Н чинаетс  период формировани  топологии . Поскольку длины ветвей sd и sf одинаковы, любой из номеров j и i может занимать второе место в формируемой очереди, а именно тот, который будет просчитан раньше. Это определ етс  суммарным числом импульсов серии Б, поступивших на задатчики с момента начала решени  данной задачи, до данного периода формировани  топологии..Например, это суммарное число импульсов (М-N + Z) таково, что в данный период формировани  топологии первый по вл етс  сигнал на -выходе задатчика 8 адреса конечного узла модели ветви sf. Аналогично описанному дл  ветви sb номер i записан в  чейку, ноьер которой определ етс  содержимым счетчика 16, т.е. в первую  чейку. После окончани  импульса серии Б к содержимому счетчика 16 прибавл етс  единица , в результате формируетс  адрес следующей  чейки второй). Сброс в нуль триггера 9 модели ветви sf не вызывает начала периода моделировани , длин ветвей, так как триггер 9 с модели ветви по-прежнему в единичном состо нии. После по влени  единичного сигнала на -выходе задатчика 8 модели ветви sd номер d записьгоаетс  во вторую  чейку пам ти после чего в счетчике 16 формируетс  адрес следующей  чейки. Далее процесс продолжаетс  аналогично , происходит запись в  чейки пам ти номеров а, с , как описано выше . Таким образом, в результате работы устройства в  чейках блока пам ти с номерами нуль, один, ..., четыре разместитс  така  последовательность номеров работ (,i ,а ,Я , С), котора  и  вл етс  искомой очередью . После завершени  моделировани  ветви SC начинаетс  моделирование ветви СК,по окончании которого при поступлении ()-го импульса серии Б на выходе элемента И 20 по вл етс  единичный сигнал, который через элемент ИЛИ 25 поступает в блок 3 управлени . По этому сигналу завершени-  К-го узла последний блок останавливает работу устройства . Предлагаемое устройство позвол ет организовать очередь по различным дисциплинам выбора работ. Например,

11

при дисциплине выбора за вки с мини мальным временем дообслуживани  в , качестве длины ветви используетс  оставша с  невыполненна  часть каждой работы, при выборе за вки с максимальным приоритетом обслуживани  в качестве длины ветви выступает численное значение приоритета и т.д. Устройство позвол ет также реализовать дисциплины типа пер вый пришел - первый обслужен и

12827212

последний пришел -. первый обслужен. В этих двух случа х в качестве длины ветви фигурирует ее номер в пор дке поступлени  в систему. Тогда, на5 пример, при дисциплине последний пришел - первый обслужен работа, имеюща  наибольший пор дковый номер в последовательности поступ лени  в систему , будет постав 10 лена первой в очередь на вы полнение .

b

JL

Фиг2

30

---

Z3

«ftla

Фмг.З

г«

Ф i

-o

Ю

Фиг.5

Claims (1)

1. УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ СЕТЕВЫХ ГРАФИКОВ по авт.св. № 422002, о тл и чающее с я тем, что, с целью расширения класса решаемых задач, в устройство введен блок памяти, в блок формирования топологии введены два ^счетчика, сдвиговый регистр, два дополнительный элемента И и элемент НЕ, причем первый вход первого дополнительного элемента И соединен с выходом первого элемента

   ИЛИ блока формирования топологии, с первым входом сдвигового регистра и с входом первого счетчика, выходы которого подключены к информационным входам блока памяти, адресные входы которого соединены с выходами второго счетчика, управляющий вход блока памяти подключен к выходу первого дополнительного элемента И и входу' элемента НЕ, дыход которого соединен с входом второго счетчика и с первым входом второго дополнительного элемента И, выход которого подключен к второму входу сдвигового·.

   регистра, выход которого соединен с вторыми входами первого и второго дополнительных элементов И блока формирования топологии, третий вход первого дополнительного элемента И блока формирования топологии соединен с выходом третьего элемента И блока формирования топологии, выход блока памяти является выходом устройст • ва.

   >

   /