SU1118926A1

SU1118926A1 - Digital peak detector

Info

Publication number: SU1118926A1
Application number: SU823386104A
Authority: SU
Inventors: Пранас-Юозас Пранович Жилинскас; Тадеуш Леонардович Лазовский
Priority date: 1982-01-18
Filing date: 1982-01-18
Publication date: 1984-10-15

Abstract

ЦИФРОВОЙ ПИКОВЫЙ ДЕТЕКТОР содержащий цифроаналоговыйпреобразователь , выход которого соединен с первым входом компаратора, второй вход которого соединен с шиной входного сигнала, о т л и- . чающийс тем, что, с целью повышени быстродействи , в него введены блок пам ти и параллельный аналого-цифровой преобразователь, причем вход параллельного аналого-цифрового преобразовател соединен с шиной входного сигнала, а кодовые выходы через блок пам ти соединен с входами цифроаналогового преобразовател , а управл ющий вход блока пам ти (Л соединен с выходом компаратора.A DIGITAL PEAK DETECTOR containing a digital-to-analog converter, the output of which is connected to the first input of a comparator, the second input of which is connected to the input signal bus, in a TL-- mode. In order to improve speed, a memory block and a parallel analog-to-digital converter are inserted into it, the input of the parallel analog-digital converter is connected to the input signal bus, and the code outputs are connected to the inputs of the digital-analog converter through the memory block, the control input of the memory unit (L is connected to the output of the comparator.

Description

0000

;о;about

CbCb

- 1 - one

Изобретение относитс к измерительной технике и предназначено дл определени экстремальных значений быстромен ющихс процессов.The invention relates to a measurement technique and is intended to determine extreme values of fast-changing processes.

Известно устройство,содержащее интегратор и цнфроаналоговьй преобразовательГт .A device containing an integrator and an analog converter is known.

Недостатком этого устройства вл етс его низкое быстродействие , поскольку оно не может отслеживать быстромен ющиес процессы .A disadvantage of this device is its low speed since it cannot track fast processes.

Известно устройство,содержащее цифроаналоговьй преобразователь, выход которого соединен с первым входом компаратора, второй вход которого соединен с шиной входного сигнала, а выход соединен с первым входом элемента И, второй вход которого соединен с выходом генера тора, а выход .соединен с входом счетчика, выходы которого соединен с входами цифроаналогового преобравател С 2.A device is known that contains a digital-analog converter, the output of which is connected to the first input of a comparator, the second input of which is connected to the input signal bus, and the output is connected to the first input of an And element, the second input of which is connected to the generator output, and the output is connected to the counter input, the outputs of which are connected to the inputs of the digital-to-analog converter C 2.

Указанное устройство характеризетс низким быстродействием из-за того, что дискретность счетчика не позвол ет отслеживать бьютромен ющнес процессы. .The said device is characterized by low speed due to the fact that the counter resolution does not allow to monitor the byte volume of the processes. .

. Целью изобретени вл етс повышение быстродействи .. The aim of the invention is to increase speed.

Поста.вленна цель достигаетс тем, что в устройство, содержащее цифроаналоговый преобразователь, выход которого соединен с первым входом компаратора, второй вход которого соединен с шиной входного сигнала, введены блок пам ти и параллельньй аналого-цифровой преобразователь , причем вход параллельного аналого-цифровового преобразовател соединен с шиной входного сигнала, а кодовые выходы черезThe goal is achieved by the fact that a memory block and a parallel analog-to-digital converter are inserted into a device containing a digital-to-analog converter, the output of which is connected to the first input of a comparator, the second input of which is connected to the input signal bus connected to the input bus, and the code outputs through

189262189262

блок пам ти соединены с входами цифроаналогового преобразовател ,а управл ющий вход блока пам ти соединен с выходом компаратора.the memory unit is connected to the inputs of the digital-to-analog converter, and the control input of the memory unit is connected to the output of the comparator.

На чертеже представлена блок-схема цифрового пикового детектора.The drawing shows a block diagram of a digital peak detector.

Цифровой пиковый детектор содержит цифроаналоговый преобразователь 1, выход которого соединен с первым входом компаратора 2, второй вход которого соединен с шиной входного сигнала и с входом параллельного аналого-цифрового преобразовател 3, выход которого через блок 4 пам ти соединен с входами преобразовател 1, управл ющий вход блока 4 соединен с выходом компаратора 2.The digital peak detector contains a digital-to-analog converter 1, the output of which is connected to the first input of comparator 2, the second input of which is connected to the input signal bus and to the input of parallel analog-digital converter 3, the output of which is connected to the inputs of converter 1 controlling the input unit 4 is connected to the output of the comparator 2.

Устройство работает следующим образом.Входи .и сигнал непрерывно преобразуетс в параллельном преобразователе 3. В блоке 4 происходит запоминание кода сигнала с выхода преобразовател 3. Запомненное значение кода непрерывно преобразуетс в аналоговый сигнал, который компаратором 2 сравниваетс с входным сигналом. В случае, если входной сигнал начинает превышать сигнал с выхода преоб эазовател 1, по сигналу с компаратора 2 блок 4 мен ет свЬе состо ние. При убьшании входного сигнала блок 4 продолжает хранить максимальное (пиковое) значение сигнала.The device operates as follows. The input and the signal are continuously converted into parallel converter 3. In block 4, the signal code from the output of converter 3 is stored. The stored code value is continuously converted into an analog signal, which is compared with the input signal by comparator 2. In the event that the input signal begins to exceed the signal from the output of converter 1, the signal from the comparator 2 block 4 changes its own state. When the input signal is killed, block 4 continues to store the maximum (peak) value of the signal.

В предлагаемом устройстве все процессы происход т непрерьшно,отсутствует дискретность, из-за чего данный цифровой пиковьй детёк- , тор может отслеживать самые крутые и короткие выфосЬг входного сигнала, что значительно повьшает его быстро , действие.In the proposed device, all processes occur uninterruptedly, there is no discreteness, because of which a given digital peak detector, a torus can track the steepest and shortest input signals, which significantly increases its effect quickly.

Claims

DIGITAL PEAK DETECTOR, containing a digital-to-analog • converter, the output of which is connected to the first input of the comparator, the second input of which is connected to the input signal bus, excluding. characterized in that, in order to improve performance, a memory block and a parallel analog-to-digital converter are introduced into it, and the input of the parallel analog-to-digital converter is connected to the input signal bus, and the code outputs are connected through the memory block to the inputs of the digital-to-analog converter, and the control input the memory unit is connected to the output of the comparator.

SU .... 1118926