SU1117659A1 - Устройство дл определени структурной функции - Google Patents

Abstract

УСТРОЙСТВО ДНЯ ОПРЕДЕЛЕНИЯ СТРУКТУРНОЙ ФУНК1ЦШ, содержащее первый сумматор, первый вход которого подключен к выходу элемента НЕ, а выход соединен с информационным входом управл емого делител , группа управл ющих входов которого подключена соответственно к выходам счетчика импульсов, выход управл емого делител  соединен с первым входом второго сумматора, второй вход которого объединен с входом элемента НЕ и подключен к вьгходу первого блока пам ти, а выход второго сумматора соединен с информационным входом первого блока пам ти и  вл етс  выходом устройства, управл ющий вход первого блока пам ти объединен с входом делител  частоты и подключен к выходу генератора тактовых импульсов, выход делител  частоты соединен с входом счетчика импульсов и управл ющим входом второго блока пам ти, информационный вход которого  вл етс  входом устройства, отличающеес  тем, что, с целью расширени  класса решаемых задач , в него введены блок вычитани  и квадаатор, выход которого соединен с вторым входом первого сумматора, вход квадратора подключен к выходу блока вычитани  первый вход которого соединен с информационным входом второго блока пам ти, выход которого Г1ОДключей к второму входу блока вычи тани . Ф СП со

Description

Изобретение относитс  к специализированным вычислительным средствам, предназначенным дл  статистической об ботки случайных процессов. Известны устройства циклического типа дл  определени  коррел ционной 1ФУНКЦИИ (циклические коррелометры) Недостаток этих устройств св зан с ограниченностью динамического диапазона сигналов в накопителе вне зависимости от формы представлени  информации . Наиболее близким по технической сущности к изобретению  вл етс  циклический коррелометр, содержащий пер вый и второй сумматоры, управл емьй делитель, информационный вход которого подключен к выходу первого, сумт матора, управл ющий вход - к выходно шине счетчика импульсов, а выход сое динен с первым входом второго сумматора , выход которого  вл етс  выходо устройства, первый блок пам ти, информационйый вход которого соединен выходом второго сумматора, выход под ключен к второму входу второго сумма тора и к входу элемента НЕ, выход ко торого подключен к первому входу первого сумматора, генератор тактовы импульсов, выход которого подключен к управл кнцему входу первого блока пам ти и входу делител  частоты, выход которого соединен с входом счетчика импульсов и управл к цим входом второго блока пам ти, информационный вход которого подключен к входу устройства 2. Известное устройство обладает высокой точностью и широкими функциональными возможност ми, однако область его применени  ограничена стационарными случайными процессами, наиболее близким к которым  вл етс  класс процессов со стационарными приращени ми, дл  характеристики которого целесообразно использовать структурную функцию (СФ) L3. Структурный анализ нестационарных случайных процессов в р де случаев приводит к более устойчивым характеристикам по сравнению с коррел ционными . СФ включает в качестве состав ных параметров коррел ционные ха &ктеристики и в этом смысле она может рассматриватьс  как результат более общего вида коррел ционной обработки случайных процессов. Цель изобретени  - расширение класса решаемых задач путем структурного анализа класса процессов со стационарными приращени ми. Указанна  цель достигаетс  тем, что .в устройство циклического типа дл  определени  структурной функции, содержащее первый сумматор, первый вход которого подключен к выходу элемента НЕ, а выход соединен с инфорьеционным входом управл емого де лител , группа управл ющих входов которого подключена соответственно к выходам счетчика импульсов, выход управл емого делител  соединен с первым входом второго сумматора, второй вход которого объединен с входом элемента НЕ и подключен к выходу первого блока пам ти, а выход второго сумматора соединен с информационным входом первого блока пам ти и  вл етс  выходом устройства, управл к ций вход первого блока пам ти объединен с входом делител  частоты и подключен к выходу генератора тактовых импульсов, выход делител  частоты соединен с входом счетчика импульсов и управл ющим входом второго блока пам ти, информационный вход которого  вл етс  входом устройства, введет ны блок вычитани  и квадратор, выход которого соединен с вторым входом первого сумматора, вход, квадратора подключен к выходу блока вычитани , первый вход которого соединен с информационным входом второго блока пам ти , выход которого подключен к второму входу блока вычитани . На фиг.1 представлена функциональна  схема устройства, на фиг.2 - временные диаграммы работы устройства. Устройство (фиг.1) содержит блок 1 вычитани , квадратор 2, первый сумматор 3, управл емый делитель 4, второй сумматор 5, счетчик 6 импульсов, элемент НЕ 7, первый и второй блоки 8 и 9 пам ти, делитель 10 частоты, генератор 11 тактовых импульсов, причем информационный вход управл емого делител  4 подключен к выходу первого сумматора 3, а его управл ющий вход - к выходной шине счетчика 6 импульсов , выход управл емого делител  4 соединен с первым входом второго сумматора 5, выход которого  вл етс  выходом устройства, первый блок 8 пам ти , информационный вход которого соединен с выходом второго сумматора 5, выход подключен к второму входу второго сумматора 5 и к входу элемен та НЕ 7, выход которого подключен к первому входу первого сумматора 3, выход генератора 11 тактовых импульсов подключен к управл ющему входу первого блока 8 пам ти и входу делител  10 частоты, выход которого соединен с входом счетчика 6 импульсов и управл н щм входом второго блока 9пам ти, информационньй вход которого подключен к входу устройства, выход квадратора 2 подключен к второ му входу первого сумматора 3, а вход квадратора 2 подключен к выходу блока i 1 вычитани , вход уменьшаемого у которого подключен к входу устройртва а вход вычитаемого соединен с выходо второго блока 9 пам ти. На фиг.2 приведены временные диаг раммы входного в общем случае нестационарного , нецентрированного процес . са x(-i) и выходного Ugj,(t) сигналов устройства и сигналов управлени  )f(i) , T(t) соответственно на выходах генератора 11 тактовых импульсов и делител  10 частоты. Устройство работает следующим образом , Реализ:5ци  случайного процесса х(t) поступает одновременно соответственно на вход уменьшаемого блока 1 вычитани  и информационный вход второго блока 9 пам ти, управл емого импульсами x(t) с выхода делител  10частоты. В момент по влени  импульса )(t) на выходе второго блока 9 пам ти, следовательно,на входе вычитаемого блока 1 вь{читани  устанавливаетс  соответствующее этому момен ту времени значение сигнала xft,-). На вход уменьшаемого блока 1 вычитани  непрерывно подаетс  сигнап x(t) Следовательно, выходной сигнал блока 1 вычитани  определ етс  следующим выражением 2{t)x(.)-x(t.) , (-11 где f - временна  задержка между сигналами x(t) и x(t) , измен кица с  синхронно с текупщм временем. Выходной сигнал блока 1 вычитани  подаетс  на вход квадраторй 2, с выхода которого сигнал ) преобразуетс  в цепи, состо щей из двух сумматоров 3 и 5 и управл емого делител  4, и поступает на вход первого блока 8 пам ти, представл ющего собой совокупность п последовательно соединенных йчеек пам ти, тактируемых импульсами, поступающими на управл к ций вход первого блока 8 пам ти . При поступлении по цепи управлени  тактового импульса происходит перезапись содержимого  чеек из предьиущей в Последующую (проталкивание ) . По такому принципу работают широко внедр емые в насто щее врем  приборы с зар довой св зью (ПЗС). Управл ющие импульсы поступают от генератора 11 тактовых импульсов. Период следовани  (At) тактовых импульсов определ етс , исход  из области огфеделени , оцениваемой СФ (интервала структурной коррел ции TICC) и числа оцениваег а 1х значений (п) СФ, равного в свою очередь числу  чеек в первом блоке 8 пам ти и коэффициенту делени  делител  10 частоты, т.е. i:..--ti На некотором М-м цикле на выходе сумматора 5 формируетс  сигнал, отображающий оценку СФ, согласно выражению )(t+f)-x(t) , (3) . где М Со оператор усреднени . Как следует из функциональной схемы (фиг, 1) оценка СФ наМ-м шаге формиуетс  в виде , (. 1г). it,.)-x(t,)2-D;;.,(4t4 начальный момент времени во всех чейках первого блока 8 пам ти записываютс  О, т.е. ()0, ,... п ассмотрим несколько первых циклов змерений . D( (-Г )х(г).х, (t,)f-D; (г}} x(Vr)-x(t4i D (t ) D (Г) Д (t.if)-X (. D (г ). ((t,((t,). ((i))-(ti)f (Vtf)-x(t,)2}.,

(r)i(x(Vt)-x(t3)4(«)l

)-()iWV)) )-iHvl- ir-Ичу )-(г)

Hti-chx(t,)(t,.bx(t,)2j. Продолжа  далее до in получим

,((кО- li

Выражение (6) совпадает с дискретной трактовкой выражени  (3) и, следовательно . В (Г) есть оценка СФ.

Цифровыми элементами в предлагае- мом устройстве  вл ютс  счётчик 6 импульсов, обеспечивающий ,на своем выходе параллельный код числа шшульсов , поступив шх на его вход, и управл емый этим параллельным кодом N, управл емый делитель 4, работающий по алгоритму Ugf,,,( . Подобного рода устройства достаточно широко из вестны. Отсутствие аналого-цифровых, врем импульсных и других преобразователей в предлагаемом устройстве позвол ет сохранить высокое быстродействие , характерное дл  аналоговых схем. Устройство можно реализовать полностью на микрозлектронных интегральных элементах.

Таким образом, в предлагаемом устройстве циклический метод определени  характеристик случайных процессов , иимекиций р д преимуществ (1, получил распространение на область структурного анализа,  вл ющегос  эффективным средством исследовани  процессов со стационарными приращени ми ,  вл ющихс  более общим классом по отношению к стационарным случай (ным процессам.

Ues,iK.

4 /К

И

10

т

f/

иг.1

Claims (1)

1. УСТРОЙСТВО ДНЯ ОПРЕДЕЛЕНИЯ СТРУКТУРНОЙ ФУНКЦИИ, содержащее первый сумматор, первый вход которого подключен к выходу элемента НЕ, а выход соединен с информационным входом управляемого делителя, группа управляющих входов которого подключена соответственно к выходам счетчика ' импульсов, выход управляемого делителя соединен с первым входом второго сумматора, второй вход которого объединен с входом элемента НЕ и подключен к выходу первого блока памяти, а выход второго сумматора соединен с информационным входом первого блока памяти и является выходом устройства, управляющий вход первого блока памяти объединен с входом делителя частоты и подключен к выходу генератора тактовых импульсов, выход делителя частоты соединен с входом счетчика импульсов и управляющим входом второго блока памяти, информационный вход которого’ является входом устройства, отличающееся тем, что, с целью расширения класса решаемых задач, в него введены блок вычитания и квадратор, выход которого соединен с вторым входом первого сумматора, вход квадратора подключен к выходу блока вычитания первый вход которого соединен с информационным входом второго блока памяти, выход которого подключен к второму входу блока вычитания.

   >