SU1111260A1 - Устройство дл приема дискретной информации - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ПРИЕМА ДИСКРЕТНОЙ ИНФОРМАЦИИ, содержащее тактовый генератор, входной согласующий блок, выход которого подключен к первым входам блока поцикловой синхронизации и фазового дискриминатора, выходы которого соединены с первыми входами первого счетчика, к второму входу которого подключен выход второго счетчика, и второго счетчика, к второму входу которого подключен выход первого счетчика, a второй и выход блока поцикловой синхронизации соединены соответственно с одним выходомИ синхронизирующим входом распределител , другие выходы которого через блок пам ти подключены к входам дешифратора, выход которого соединен с входом выходного согласующего блока , отличающеес  тем, что, с целью повышени  помехоустойчивости , в него введены первый элемент ИЛИ, двоичный счетчик и последовательно соединенные одновибратор, блок сравнени  и втдрой элемент ИЛИ, выход которого подключен к третьему входу блока поцикловой синхронизации , выход которого соединен с первым входом двоичного счетчика, второй ,вход которого соединен с вторым входом блока сравнени , рходом одновибрато (Л ра, тактовым входом ра,спределител , к информационному входу кбторого подключен выход первого счетчика, и выходом первого элемента ИЛИ, к входам которого подключены выходы первого и второго счетчиков, при этом выходы тактового генератора и двоичного счетчика подключены соответственно к вторым входам фазового диркриминатора и второго элемента ИЛИ.

Description

Изобретение относитс  к технике передачи дискретной информации и может использоватьс  в системах передачи и приема информации.

Известно устройство дл  приема дискретной информации, содержащее тактовый генератор, входной согласующий блок, выход которого подключен к первым входам блока поцикловой синхронизации и фазового дискриминатора, выходы которого соединены с первыми входами первого счетчика, к второму входу которого подключен выход второго счетчика, и второго счетчика, к второму входу которого подключен выход первого счетчика, а второй вход и выход блока поцикловой синхронизации соединены соответственно с одним выходом и .синхронизирующим входом распределител , другие выходы которого через блок пам ти подключены к входам дешифратора, выход которого соединен с входом выходного согласующего блока. 1.

Однако известное устройство имеет низкую помехоустойчивость.

Цель изобретени  - повышение помехоустойчивости .

Дл  достижени  поставленной цели в устройство дл  приема дискретной информации, содержащее тактовый генератор , входной согласующий блок, выход соторого подключен к первьм входам блока поцикловой синхронизации и фазового дискриминатора, вькоды которого соединены с первыми входами первого счетчика, к второму входу которого подключен выход второго счетчика, и второго счетчика к второму входу которого подключен выход первого счетчика, а второй вход и выход блока поцикловой синхронизации соединены соответственно с одним выходом и синхронизирующим входом распределител , другие выходы которого через блок пам ти подключены к входам дешифратора, выход которого соединен с входом выходного согласующего блока, введены первый элемент ИЛИ, двоичный счетчик и последовательно соединенные одновибратор, блок сравнени  и второй элемент ИЛИ, выход которого подключен к третьему входу блока поцикловой синхронизации, выход которого соединен с первым входом двоичного счетчика,второй вход которого соединен с вторым входом блока сравнени , входом одновибратора , тактовым входом распределител , к информационному входу которого подключен выход первого счетчика, и выходом первого элемента ИЛИ, ко входам которого подключены выходы первого и второго счетчиков, при этом вы:-соды тактового генератора и двоичного счетчика подк-лючены соответственно к вторым входам фазового дискриминатора и второго элемента ИЛ

На чертеже представлена структурна  электрическа  схема предлагаемого устройства.

Устройство дл  приема дискретной информации содержит входнот согласующий блок 1, распределитель 2, блок 3 пам ти, дешифратор 4, выходно согласующий блок 5, блок 6 поцикловой синхронизации, тактовый генерато 7, фазовый дискриминатор 8, первый 9 и второй 10 счетчики, первый элемент ИЛИ ,11, одновибратор 12, двоичный счетчик 13, блок 14 сра.внени  и второй элемент ИЖ 15.

Устройство работает следующим образом .

На соответствующие входы блока 6 и фазового дискриминатора 8 поступаю импульсы кодовой серии из канала св зи через входной согласующий блок 1. В зависимости от вида импульса (нулевой или единичный) открытым дл  прохождени  тактовых импульсов тактового генератора 7 оказываетс  тот или иной выход фазового дискриминатора 8. При поступлении с выхода входного согласующего блока 1, например , 1 тактовые импульсы через фазовьй дискриминатор 8 поступают на вход первого счетчика 9. Частота тактового генератора 7 и разр дность первого и второго счетчиков выбираетс  таким образом, чтобы на выходе первого 9 и второго 10 счетчиков по вл лс  сигнал в момент времени t, причем 0,5 Т 4 tXT (где Т - длительность элементарной посьшки). С другой стороны, полное заполнение первого счетчика 9 импульсами тактового генератора 7 должно происходить в момент окончани  неискаженной посьшки в канале св зи.

Таким образом, в момент t на выходе первого счетчика 9 по вл етс  сигнал, который записывает 1 в распределитель 2, через первый элемент ИЛИ 11 сдвигает распределитель 2 на одну ламель и сбрасывает второй счетчик 10 в нулевое состо ние. Процесс аналогичен при приходе из канала св зи нулевого импульса. При приходе из канала св зи подр  нескольких одноименньш посылок (нулевых или единичных) сдвига моментов времени по влени  сигналов на выходах первого 9 и второго 10 счетчиков из-за совпадени  моментов времени окончани  одной посылки и полного заполнени  первого и второго счетчиков тактовой частотой не происходит. Применение в предлагаемом устройстве первого и второго счетчиков с перекрестным сбросом позвол ет устра нить накопление ошибок в каждом из них, вызванное относительной нестабильностью генераторов, передающего и приемного полукомплектов аппаратуры (на чертеже ,не показаны). При приеме искаженной (из-за воздействи  помех в канале св зи) кодовой серии на тактовый и информационный входы распределител  2 поступают импульсы без искажений при условии, что суммарна  длительность искажений импульсов.в канале св зи не превышае величины (T-t). В случае, если суммарпа  длительность искажений больше величины (T-t) и меньше t не сформируетс  тактовый импульс с выхода первого злемента ИЛИ 11 на вход расп ределител  2 и осуществитс  принудительна  рассинхронизаци , привод ща  к запрету считывани  информации с вы хода блока 3 пам ти через дешифратор А в выходной согласующий блок 5. Аналогичный результат наблюдаетс  при использовании корректирующих кодов , обнаруживаю1Цих ошибки. Качество последовательности, поступающей на тактовый вход распредели тел  2 с вькода первого элемента ИЛИ 11, контролируетс  одновибраторо 12,двоичным счетчиком 13, блоком 14 сравнени  и вторым элементом ИЛИ 15, представл ющими собой анализатор так товой последовательности. Тактовые импульсы поступают парал лельно на входы распределител  2, одновибратора 12 и двоичного счетчик 13.При 3foM происходит заполнение двоичного счетчика 13. В момейт времени , когда количество импульсов, поступивших в/двоичный счетчик 13, равно числу элементарных посылок в кодовой серии, на выходе двоичного счетчика 13 будет сформирован сигнал, поступающей через второй элемент ШШ 15 в блок 6 поцикловой синхронизации . Если пропаданий импульсов изза искажений посылок в канале св зи не было, то в этот момент времени из канала св зи поступает фазирующий префикс и блок 6 поцикловой синхронизации разрешает считывание информации в блок 3 пам ти и дальнейшую работу устройства. При пропадании импульсов на тактовом входе распределител  2 из-за искажеьий в канале св зи двоичный счетчик 13 не досчитьгоает до своего порогового значени  и в момент прихода фазирующего префикса в блок 6 поцикловой синхронизации поступает сигнал, запрещающий считывание информагщи в блок 3 пам ти. Этот же сигнал принудительно устанавливает двоичный счетчик 13 и распределитель 2 в исходное состо ние, и устройство готово дл  дальнейшей работы. Одновременно с этим тактовые импульсы поступают на входы одновибратора 12 и блок 14 сравнени . Запуск одновибратора 12 осуществл етс  на заднем фронте тактового импульса,,а длительность формируемого им сигнала составл ет Т + t - . (0.t) . Если .длительность интервалов между тактовыми импульсами превышает величину Т + t - , блок 14 сравнени  сформирует сигнал, поступаюш 1й через второй элемент ИЛИ 15 в блок 6 поцикловой синхронизации, запрещающий считывание информации в 6jfoK 3 пам ти. Сброс одновибратора 12 и приведение его в «сходное состо ние осуществл етс  попереднему фронту тактового импульса. .Таким образом, поступление сигнала с выхода второго элемента ИЛИ 15 в блок 6 поцикловой синхронизации а случае, если качество тактовой последовательности  вл етс  неудовлетворительным , приводит к искусственному подавлению искаженной информации и тем самым к повышению помехоустойчивости принимаемых сообщений. Таким образом, предлагаемое устройство позвол ет, во-первых, повысить помехоустойчивость приема передаваемой информации путем уменьшени  веро тности трансформации сообщени  без применени  корректирующих кодов.

во-вторых, упростить техническую реализацию приемника в целом из-за возможности использовани  более прос тых корректирующих кодов или полного их исключени  и, в-третьих, сократить врем  вхо щени  в синхронизм при

потактовой синхрониэахши за счет отсутстви  усредн ющего блока и вь1званной в св зи с его работой задержкой поступлений сигналов на подстройку фазы генератора и врем  вхождени  в поцикловую синхронизацию.

Claims (1)

1. ’ УСТРОЙСТВО ДЛЯ ПРИЕМА ДИСКРЕТНОЙ ИНФОРМАЦИИ, содержащее тактовый генератор, входной согласующий блок, выход которого подключен к первым входам блока поцикловой синхронизации и фазового дискриминатора, вы- 'ходы которого соединены с первыми входами первого счетчика, к второму входу которого подключен выход второго счетчика, и второго счетчика, к второму входу которого подключен выход первого счетчика, а второй вход и выход блока поцикловой синхронизации соединены соответственно с одним выходом и синхронизирующим входом распределителя, другие выходы которого через блок памяти подключены к входам дешифратора, выход которого соединен с входом выходного согласующего блока, отличающееся тем, что, с целью повышения помехоустойчивости, в него введены первый элемент ИЛИ, двоичный счетчик и последовательно соединенные одновибратор, блок сравнения и втброй элемент ИЛИ, выход которого подключен к третьему входу блока поцикловой синхронизации, выход которого соединен с первым входом двоичного счетчика, второй вход которого соединен с вторым входом § блока сравнения, входом одновибратора, тактовым входом распределителя, к информационному входу которого подключен выход первого счетчика, и выходом первого элемента ИЛИ, к входам которого подключены выходы первого и второго счетчиков, при этом выходы тактового генератора и двоичного счетчика подключены соотйетственно к вторым входам фазового дискриминатора и второго элемента ИЛИ.

   SU,,., 1111260 ь