SU1103195A1

SU1103195A1 - Electronic timepiece

Info

Publication number: SU1103195A1
Application number: SU823520235A
Authority: SU
Inventors: Виктор Александрович Шватов; Алексей Иосифович Речаник; Марина Зельмановна Короткина
Original assignee: Научно-исследовательский институт часовой промышленности
Priority date: 1982-12-07
Filing date: 1982-12-07
Publication date: 1984-07-15

Abstract

ЭЛЕКТРОННЫЕ ЧАСЫ, содержащие кварцевый генератор, две подключенные к нему параллельные между собой цепочки, перва из которых состоит из последовательно соединенных делител частоты , счетчика импульсов и цифрового индикатора , а втора - из счетчика импульсов допуска и устройства сравнени кодов, а также датчик кода числа допуска, первый выход которого соединен с одним из входов устройства сравнени кодов, RS- триггер , R.- и 5.- входы которого соединены, соответственно с выходом делител частоты и выходом устройства сравнени кодов, пр мой выход - с входом обнулени импульсов допуска, а инверсный выход - с входом обнулени делител частоты, отличающиес тем, что, с целью повышени технологичности, они снабжены элементом ИЛИ,Вттриггером, а делитель частоты выполнен в виде двух соединенных через элемент ИЛИ каскадов, причем другой вход элемента ИЛИ соединен сД.-входом и выходом D -триггера, С -вход которого соединен с выходом устройства сравнени кодов, (Л а -вход - с вторым выходом датчика кода числа допуска. со со сдELECTRONIC CLOCK, containing a crystal oscillator, two chains connected to it parallel to each other, the first of which consists of a series-connected frequency divider, a pulse counter and a digital indicator, and the second is a tolerance pulse counter and a code comparison code , the first output of which is connected to one of the inputs of the code comparison device, RS-trigger, R.- and 5.- whose inputs are connected, respectively, to the output of the frequency divider and the output of the code comparison device, my output is with an input of zero tolerance pulses, and the inverse output is with an input of zeroing a frequency divider, characterized in that, in order to improve processability, they are equipped with the OR element, V Trigger, and the frequency divider is made in the form of two stages connected through the OR element, and the other input of the OR element is connected by a CD-input and an output of the D-trigger, the C-input of which is connected to the output of the code comparison device, (L a-input - to the second output of the sensor of the tolerance number code. with sd

Description

Изобретение относитс к производству кварцевых электронных часов. Известны атектронные часы, содержащие кварцевый генератор двухкаскадный делитель частоты, счетчик импульсов и цифровой индикатор, в которых дл выполнени двухстороннего регулировани частоты генератора между первым и вторым каскадами делител частоты включены два триггера и логические элементы И, ИСКЛЮЧАЮЩЕЕ ИЛИ 1. Недостатком этого устройства вл етс низка точность, поскольку вносимое регулирование приводит к изменению коэффициента делени первого каскада делител частоты. Кроме того, относительно низка скорость измерени частоты кварцевого Геператора (врем регулировани составл ет две секунды) не позвол ет использовать устройство, например, в электронных ча-саХ с секундным отсчетом.. Наиболее близкими к предлагаемым по технической сущности вл ютс электронные часы, содержащие кварцевый генератор , делитель частоты, счетчик импульсов и цифровой индикатор, последовательно с делителем частоты которых включены счетчик импульсов допуска, датчик кода числа допуска, устройство сравнени кодов и триггер управлени . Недостатком известных часов вл етс отсутствие двухсторонней регулировки частоть генератора, поэтомучастота кварцевого резонатора всег.а.а выбираетс выше номинальной. Цель изобретени - повышение технологичности путем применени в электронных часах, кварцевых резонаторов любого класса. Поставленна цель достигаетс тем, что в э.чектронные часы, содержащие кварцевый генератор, две подключенные к нему параллельные между собой цепочки, перва из которых состоит из последовательно соединенных делител частоты, счетчика импульсов и цифрового индикатора, а втора - из счетчика импульсов допуска и устройства сравнени кодов, а также датчик кода допуск-а, первый выход которого соединен с одним из входов устройства сравнени кодов, RS-триггер, и S-входы-которого соединены соответственно с выходом делител частоты и выходом устройства сравнени кодов, пр мой выход - с .входом обнулени счетчика импульсов допуска , инверсный выход -- с входом обнулени делител частоты, введен элемент ИЛИ, D-триггер, а делитель частоты выполнен в виде двух соединенных Через элемелт ИЛИ каскадов, причем другой вход элемента ИЛИ соединен с R-входом и выходом D-триггера, С-вход которого соединен с выходом устройства сравнени кодов , а D-вход - с вторым выходом датчика кода числа допуска. На чертеже представлена функциональна схема предлагаемых электронных часов . .Электронные часы содержат кварцевый генератор 1, соединенный с входом первого каскада 2 делител частоты. Первый каскад 2 через элемент 3 ИЛИ подключен к последовательно соединенным второму каскаду 4 делител частоты, счетчику 5 импульсов и цифровому индикатору 6. Второй вход элемента 3 ИЛИ соединен с D-входом и выходом D-триггера 7. Кроме того, выход второго каскада 4 соединен с R-входом RSтриггера 8, с S-входом которого соединёны С-вход D-триггера 7 и выход устройства 9 сравнени кодов. Пр мой выход RS-триггера 8 соединен с входом обнулени счетчика 10 импульсов донуска, вход и выход которого соедине- . ны соответственно с выходом генератора I и с- первым входом устройства 9 сравнени кодов. Инверсный выход RS-трнггера 8 соединен с входом обнулени первого каскада 2. Второй вход устройства 9 сравнени соединен с одним из выходов датчика 11 кода числа донуска, с другим выходом которого соединен D-вход D-триггера 7. Перед запуском . генератора 1 каскады 2 и 4 делител частоты, счетчик 10 и RSтриггер 8 обнулены (цепи обнулени не показаны ). Электронные часы работают следующим образом. В случае, если паспортна частота кварцевого резонатора генератора I (fr) превышает номинальное значение (fn), на Dвход D-триггера 7 с первого выхода датчика 11 подаетс нулевой потенциал (например с помощью трехконтактного тумблера ). В датчик 11 .вручную записывают код числа разности (), емкость счетчика Ю устанавлива ог равной величине этого числа. После этого запускают i-енератор 1, импульсы которого одновременно поступают на входы первого каскада 2 делител частоты и счетчика 10. Так как первый каскад 2 заперт по входу обнулени сигналом с инверсного выхода RS-триггера 8, подсчет импульсов генератора 1 производит только счетчик 10. Как только число подсчитанных счетчиком 10 импульсов равн етс числу, записанному в датчике 11, на выходе устройства 9 сравнени кодов по вл етс сигнал , который поступает на S-вход RS-триггера 8 и переключает его; одновременно этот же сигнал поступает на С-вход D-триггера 7, но не измен ет состо ние триггера 7, поскольку этот триггер заблокирован по D-входу нулевым потенциалом. При переключении RS-триггера 8 обнул етс счетчик 10 и первый каскад 2 переводитс в режим счета (отпираетс ).This invention relates to the manufacture of quartz electronic watches. A digital clock is known that contains a two-stage frequency crystal oscillator, a pulse counter and a digital indicator in which two triggers and logic elements AND, EXCLUSIVE OR 1, are included between the first and second stages of the frequency divider. 1. The disadvantage of this device is low. Accuracy, since the adjustment you make changes the division ratio of the first stage of the frequency divider. In addition, the relatively low speed measurement frequency of the quartz hepatitis (the adjustment time is two seconds) does not allow the device to be used, for example, in electronic seconds with a second countdown. The closest ones to the proposed technical essence are electronic clocks generator, frequency divider, pulse counter and digital indicator, in series with the frequency divider of which the tolerance pulse counter, the tolerance number code sensor, the code comparison device and the trigger are included management A disadvantage of the known clocks is the absence of a two-way adjustment of the frequency of the generator, therefore the frequency of the quartz resonator is always higher than the nominal one. The purpose of the invention is to improve the manufacturability by using in an electronic watch quartz resonators of any class. The goal is achieved by the fact that in e.chektronnyh clock, containing a crystal oscillator, two connected to it parallel to each other chains, the first of which consists of serially connected frequency divider, pulse counter and digital indicator, and the second - from the pulse counter tolerance and device code comparison, as well as the tolerance code sensor, the first output of which is connected to one of the inputs of the code comparison device, the RS flip-flop, and S-inputs of which are connected respectively to the output of the frequency splitter and the output y code comparison units, direct output with a zero pulse tolerance counter input, inverse output with a zero frequency divider input, an OR element, a D-flip-flop input, and a frequency divider in the form of two connected Via Element OR stages, and another input the OR element is connected to the R input and output of the D-flip-flop, the C input of which is connected to the output of the code comparison device, and the D input to the second output of the sensor of the tolerance number code. The drawing shows the functional diagram of the proposed electronic clock. The electronic clock contains a crystal oscillator 1 connected to the input of the first stage 2 frequency divider. The first stage 2 through the element 3 OR is connected to a serially connected second stage 4 frequency divider, a pulse counter 5 and a digital indicator 6. The second input of element 3 OR is connected to the D-input and output of the D-flip-flop 7. In addition, the output of the second stage 4 is connected With the R input of the RS trigger, 8, with the S input of which the C input of the D flip-flop 7 and the output of the code comparison device 9 are connected. A direct output of the RS flip-flop 8 is connected to the zero input of the counter 10 of the pulses of the donk, the input and output of which is connected. here, respectively, with the output of the generator I and with the first input of the device 9 comparison codes. The inverse output of the RS-trngger 8 is connected to the zeroing input of the first stage 2. The second input of the comparison device 9 is connected to one of the outputs of the sensor 11 of the donus number code, the D-input of the D-trigger 7 is connected to the other output. Before starting. generator 1 cascades 2 and 4 frequency divider, counter 10 and RS trigger 10 are reset (zero circuits are not shown). Electronic clocks work as follows. In case the frequency rating of the crystal oscillator resonator I (fr) exceeds the nominal value (fn), a zero potential is applied to the D input of the D flip-flop 7 from the first output of the sensor 11 (for example, using a three-contact toggle switch). In the sensor 11. Manually write the code of the number of the difference (), the capacity of the counter U is set to equal to the value of this number. After that, i-generator 1 is started, the pulses of which simultaneously arrive at the inputs of the first stage 2 of the frequency divider and counter 10. Since the first stage 2 is locked at the zeroing input with a signal from the inverse output of the RS flip-flop 8, only the counter 10 produces a pulse count. As soon as the number of pulses counted by the counter 10 equals the number recorded in the sensor 11, a signal appears at the output of the code comparison device 9, which arrives at the S input of the RS flip-flop 8 and switches it; at the same time, the same signal arrives at the C input of the D flip-flop 7, but does not change the state of the flip-flop 7, since this flip-flop is blocked at the D input by zero potential. When the RS flip-flop 8 is switched, the counter 10 is zeroed out and the first stage 2 is switched to the counting mode (unlocked).

Импульсы генератора 1 после делени в первом каскаде 2 через элемент 3 ИЛИ поступают на второй каскад 4 делител частоты . Импульсы с выхода второго каскада 4 с частотой 1Гц поступают на вход счетчика импульсов, который подключен к индикатору 6, предназначенному дл отображени текущего времени Кроме того, каждый сигнал с выходу делител по R-входу переключает RS-триггер 8. В результате сигналом с инверсного выхода RS-триггера 8 устанавливаетс в исходное состо ние первый каскад 2, а сигналом с пр мого выхода этого триггера переводитс в режим счета счетчик 10. Затем цикл работы электронных часов повтор етс .The pulses of the generator 1 after division in the first stage 2 through the element 3 OR arrive at the second stage 4 of the frequency divider. The pulses from the output of the second stage 4 with a frequency of 1 Hz are fed to the input of the pulse counter, which is connected to the indicator 6, designed to display the current time. In addition, each signal from the output of the divider at the R input switches the RS flip-flop 8. As a result, the signal from the inverse output The RS flip-flop 8 is reset to the first cascade 2, and the signal from the direct output of this flip-flop counts the counting mode 10. Then the cycle of the electronic clock is repeated.

В том случае, когда паспортна частота кварцевого резонатора генератора 1 (ff). меньше номинального значени (н), на D-вход .D-триггера 7 подаетс разрешающий (положительный потенциал с первого выхода датчика 11 (переключением тумблера). В датчик 11 записываетс код числа К} - ((н - V)l, где К - коэффициент делени первого каскада 2, и емкость счетчика 10 устанавливают равной величине этого числа. Затем запускают генератор 1, импульсы которого одновременно поступают на входы первого каскада 2 заперт по входу обнулени сигналом с инверсного выхода RS-триггера 8, подсчет импульсов генератора 1 производит только счетчик 10. Как только число подсчитанных счетчиком 10 импульсов равн етс числу, запиcarirtoiviy в датчике 11, на выходе устройст6а 9 сравнени кодов по вл етс сигнал, который одновременно поступает на С-вход D-триггера 7 и на S-вход RS-триггера 8In the case when the passive frequency of the quartz resonator of the generator 1 (ff). less than the nominal value (n), an enabling (positive potential from the first output of the sensor 11 (switching the toggle switch) is supplied to the D input of the D flip-flop 7.) The code of the number 11 is recorded in the sensor 11} ((n - V) l, where K - the division ratio of the first cascade 2, and the capacity of the counter 10 is set equal to the value of this number.Then the generator 1 is started, the pulses of which simultaneously arrive at the inputs of the first cascade 2 are locked at the zeroing input by the signal from the inverse output of the RS-trigger 8, the generator 1 pulses counter 10. Once The number of counted pulses of the counter 10 is equal to the number, zapicarirtoiviy in the sensor 11, the output of comparator 9 ustroyst6a codes is a signal which is simultaneously supplied to the C-terminal D-flip-flop 7 and to S-input of RS-latch 8

и переключает эти триггеры. Сигнал с выхода D-триггера 7 записываетс через элемент 3 ИЛИ в младший разр д второго каскада 4 делител частоты, а по R-входу переводит D-триггер 7 в исходное (нулевое)and toggles these triggers. The signal from the output of D-flip-flop 7 is recorded through element 3 OR to the lower bit of the second stage 4 frequency divider, and on the R-input translates D-flip-flop 7 to the original (zero)

состо ние. При переключении RS-триггера 8 обнул етс и запираетс по нулевому входу счетчик 10 и первый каскад 2 переводитс в режим счета импульсов. Импульсы генератора I после делени в первом каскаде 2 через элемент 3 ИЛИ поступают во второй каскад 4 делител частоты. Сигнал с выхода второго каскада 4 поступает на вход счетчика 5 импульсов,св занного с индикатором 6 дл отображени текущего времени. Кроме того, этот сигнал по R-входу переключает RS-триггер 8. В результате сигнал с инверсного выхода RS-триггера 8 устанавливает в исходное состо ние первый каскад делител 2, а сигнал с пр мого выхода этого триггера переводит в режим счета счетчик 10. Затем цикл работы электронных часов повтор етс .condition. When the RS flip-flop 8 is switched, the counter 10 is zeroed and locked at the zero input, and the first cascade 2 is switched to the pulse counting mode. The generator I pulses after dividing in the first stage 2 through element 3 OR arrive in the second stage 4 of the frequency divider. The signal from the output of the second stage 4 is fed to the input of the counter 5 pulses associated with the indicator 6 to display the current time. In addition, this signal at the R-input switches the RS-flip-flop 8. As a result, the signal from the inverse output of the RS-flip-flop 8 sets the first stage of the splitter 2 to its initial state, and the signal from the direct output of this flip-flop switches the counting mode 10 into the counting mode. Then the cycle of the electronic clock is repeated.

Таким образом, повыше1ще технологичности кварцевых электронных часов достигаетс путем компенсации ухода частоты кварцевого резонатора любого знака за один цикл работы первого каскада (двухкаскадного ) делител частоты посредством введени в часы новых элементов и организацией межДу ними св зей, что способствует максимальному использованию выпускаемых кварцевых резонаторов.Thus, better quartz electronic clock technology is achieved by compensating for the frequency deviation of a quartz resonator of any sign in one cycle of operation of the first stage (two-stage) frequency divider by introducing communications into the watch and organizing connections between them, which maximizes the use of manufactured quartz resonators.

Claims

ELECTRONIC CLOCK containing a crystal oscillator, two circuits connected to it in parallel, the first of which consists of a frequency divider, a pulse counter and a digital indicator connected in series, and the second of a tolerance pulse counter and a code comparison device, as well as a code number sensor , the first output of which is connected to one of the inputs of the code comparison device, the RS-trigger, R.- and 5- inputs of which are connected, respectively, with the output of the frequency divider and the output of the code comparison device, direct to the stroke is with the input of zeroing the tolerance pulses, and the inverse output is with the input of zeroing the frequency divider, characterized in that, in order to improve manufacturability, they are equipped with an OR element, 0 t Trigger, and the frequency divider is made in the form of two cascades connected through an OR element, and the other input of the OR element is connected to the K-input and the output of the D-flip-flop, the C-input of which is connected to the output of the code comparison device, and the input is connected to the second output of the tolerance code code sensor.

Yes

SU „1103195