Изобретение относитс к электросв зи и может быть использовано в регенераторах (2п+1)-уровневого цифрового бипол рного сигнала дл синхронизации тактовых импульсов. Известно устройство тактовой синхронизации регенератора многоуров невого цифрового бипол рного сигнала содержащее последовательно соединенные пороговый ограничитель уровн сигнала снизу, дифференцирующий блок двухполупериодный вьтр митель,блок задержки, временной сумматор и фильтр, .последовательно соединенные пороговый ограничитель уровн сигнал сверху, дополнительный дифференцирующий блок и дополнительный двухполупериодный выпр митель, при этом выход дополнительного двухполупериодного вьшр мител подсоединен к другому входу временного сумматора Cl 3. Недостатком устройства тактовой синхронизации регенератора многоуровневого цифрового бипол рного сигнала вл етс низка точность синхронизации. Наиболее близким техническим решением к изобретению вл етс устройство тактовой синхронизации регенератора (2п+1)-уровневого цифрового бипол рного сигнала, содержащее последовательно соединенные временной сумматор, фильтр, фазовращатель и формирователь последовательностей тактовых импульсов, а также преобразователь бипол рного сигнала в однопол рный сигнал и п-1 цепей обработки сигнала, кажда из которы состоит из последовательно соединен ных блока Задержки и элемента запре та, а также порогового ограничител уровн сигнала снизу и расширите л импульсов, выход которогоподсое динен к запрещающему входу элемента запрета, причем вход порогового ограничител уровн сигнала снизу пер вой цепи обработки сигнала подключен к выходу преобразовател бипол ного сигнала в однопол рный сигнал, а два входа преобразовател бипол р ного сигнала в однопол рный сигнал и два выхода формировател последовательностей тактовых импульсов вл ютс соответственно входами и выход ми устройства, а выход преобразовател бипол рного сигнала в однопол ный сигнал подсоединен к входу элемента задержки первой цепи обраОоткй сигнала, в первой цепи обработки сигнала выход порогового ограничител уровн сигнала подсоединен к объединенным входам расширител импульсов и дополнительного блока задержки, выход которого подсоединен к входу временного сумматора , другой вход которого подключен к выходу элемента запрета, при этом во второй и каждой последующей цепи обработки сигнала вход блока задержки объединен с входом порогового ограничител уровн сигнала снизу, выход которого подсоединен к объединенным входам расширител импульсов и дополнительного блока задержки, выход которого подсоединен к входу временного сумматора , другой вход которого подключен к выходу элемента запрета,выходы временных сумматоров с первой по n-2-й цепей обработки сигнала подсоединены к объединенным входам пороговых ограничителей уровн сигнала снизу и блоков задержки соответствующих цепей обработки сигнала 2} . Недостатком известного устройства тактовой синхронизации регенератора (2п+1)-уровневого цифрового бипол рного сигнала вл етс низка точность синхронизации. Цель изобретени - повьшение точности синхронизации. Поставленна цель достигаетс тем, что в устройство тактовой синхронизации регенератора (2п+1)-уровневого цифрового бипол рного сигнала ,содержащее последовательно соединенные временной сумматор,фильтр, фазовращатель и ф.ррмир.ователь последовательностей тактовых импульсов,а также преобразователь бипол рного сигнала в однопол рный сигнал и п-1 цепей обработки сигнала, кажда из которых состоит из последовательно соединенных блока задержки и элемента запрета, а также порогового ограничител уровн сигнала снизу и расширител импульсов, выход которого подсоединен с запрещающему входу элемента запрета, причем вход порогового ограничител уровн сигнала снизу первой цепи обработки сигнала подключен к выходу преобразовател бипол рного сигнала в однопол рный сигнал, а два входа преобразовател бипол рного сигнала в однопол рный сигнал и два выхода формировател последовательностей тактовых импульсов вл ютс соответственно входами и выходами устройства , введена п- цепь обработки сигнала, состо ща из последовательно соединенных порогового ограничител уровн сигнала снизу и блока за держки, а в каждую из п-1 цепей обра ботки сигнала введенпороговый огран читель уровн сигнала сверху „при этом в каждом из п-1 цепей обработки сигн ла выход порогового ограничител уро н сигнала сверху подсоединен к вход расширител импульсов, а выход порог вого ограничител уровн сигнала сни подсоединен к входу блока задержки, причем входы пороговых ограничителей уровн сигнала сверху каждой из п-1 цепей обработки сигнала подключены к выходам пороговых ограничителей уровн сигнала снизу соответствующих цепей обработки сигнала,входы пороговых ограничителей уровн сигнала снизу соответствующих цепей обработки сигнала подключены к выходу преобразовател бипол рного сигнала в однопол рный ,а выходы элементов запрета каждой из п-цепей обработки сигнала подсоединены к п входам временного сумматора. На чертеже представлена структурна электрическа схема устройства тактовой синхронизации регенератора (2п+1)-уровневого цифрового бипол р ного сигнала. Устройство тактовой синхронизации регенератора {2п+1)-уровневого цифрового бипол рного сигнала содержит преобразователь 1 бипол рного сигнала в однопол рный сигнал, пороговые ограничители 2-5 уровн сигнал снизу, блоки 6-9 задержки, пороговые ограничители 10-12 уровн сигнала сверху, расширители 13-15 импульсов, элементы 16-18 запрета, временной сумматор 19, фильтр 20, фазовращатель 21 и формирователь 22 последовательностей тактовых импульсов. . Устройство тактовой синхронизации регенератора (2п+1)-уровневого цифрового бипол рного сигнала работает следующим образом. Входной п-уровневый цифровой бипол рный сигнал в пр мом и инверсном виде поступает на входы преобразовател 1 . На выходе преобразовател 1 образуетс последовательность однопол рных импульсов разного 1 01 4 уровн (выпр мленный многоуровневый цифровой сигнал), амплитуда каждого из которых соответствует одному из п уровней х 1,2,3,...п-1, п, используемых в данном цифровом сигнале. Выпр мленный многоуровневый цифровой- сигнал подаетс на входы пороговых ограничителей 2-5,пороги срабатьшани которых установлены такими, чтобы вьщеленные вершины импульсных посылок разных уровней были равны между собой и составл ли одну и ту же долю амплитуды посылок минимального (единичного) уровн . В предложенном устройстве тактовой синхронизации регенератора (2п+1)-уровневого цифрового бипол рного сигнала выделенные вершины посылок различных уровней составл ют 0,3 от амплитуды посылки единичного уровн , а пороги пороговых ограничителей 3-5, установлены согласно выражению РХ х-0,3, т.е. 0,7, 1,7, 2,7,.. . ,,3, п-0,3 соответственно . По сним работу устройства тактовой синхронизации регенератора (2п+1)уровневого цифрового бипол рного сигнала на примерах поступлени посылок максимального (п-го) минимального (единичного, 1-го) уровн и одного из средних, например (п-1)-го уровн . При по влении во входном сигнале импульсной посылки максимального уровн п срабатывают все пороговые ограничители 2-5, формиру на выходах импульсы с амплитудой п-0,7, п-1,7, п-2,7,..., 1,3, 0,3 соответственно. Импульс с амплитудой 0,3, соответствующий в данном случае вершине входной посылки максимального уровн п, с выхода порогового ограничител 5 через блок 9 задержки и временной сумматор 19 поступает на вход фильтра 20. Кроме того, импульсы указанных амплитуд с выходов пороговых ограничителей 3-5 поступают через соответствующие пороговые ограничители 10-12 и расширители импульсов 13-15, на запрещающие входы элементов 16-18 запрета. При этом импульсы с амплитудой более 0,3, поступающие с пороговых ограничителей 10-12 на информационные входы элементов 16-18 запрета не проход т на входы временного сумматора 19 и далее на вход фильтра 20. Уровни ограничени дл пороговых ограничителей 10-12, предназначенньк дл нормализации режима работы расширителей 13-15 импульсов,установлены одинаковыми (О,25),менее амплитуды вьщеленных вершин импульсных посыпок многоуровневого цифрового сигнала. Когда сигнал на выходе преобразовател 1 представл ет собой импульсную посыпку (n-l)-ro уровн , срабатывают пороговые ограничители 2-А и не срабатывает пороговый огр ничитель 5, отсутствие выходного сигнала с которого разрешает прохо дение импульсов с амплитудой 0.3, представл ющих в этом случае верши ны посылок (п-1)-го уровн , через элемент 18 запрета и временной сум матор 19 на вход фильтра 20. Запре поступлени выходных сигналов поро говых ограничителей 2 и 3 с амплитудой более 0,3 на вход фильтра 20 осуществл етс аналогично описанно . му вьш1е случаю обработки посыпок максимального (п-го) уровн , посре . ством элементов 16 и 17 запрета. Когда в выходном сигнале преобразовател 1 по вл етс импульсна посыпка минимального (1-го единичного ) уровн , срабатьшает только пороговый ограничитель 2, обеспечива прохождение импульсов амплитуды , 0,3, представл ющих собой при этом вершины посьшок минимального (1-го) уровн , через элемент запрета и временной сумматор 19 на вход фильтра 20. При этом на 16 , выходах элементов 16-18 запрета и элемента 9 задержки образуютс последовательности импульсов с амплитудой 0,3,представл ющих сабой соответственно выделенные вершины импульсных посьшок 1-го, 2-го, 3-го,... (п-1)-го и п-го уровн многоуровневого цифрового сигнала, а с выхода временного суммат.ора 19 на вход фильтра 20 подаетс суммарна последовательность импульсов равной амплитуды (0,3) и длительности,фазовые положени которых совпадают с вершинами импульсных посыпок каждого из возможных уровней в информа ционном сигнале. Дальнейша обработка, обеспечивающа формирование последовательности тактовых импульсов, производитс посредством соединенных последовательно фильтра 20, фазовращател 21 и формировател 22. Таким образом, в предлагаемом устройстве тактовой синхронизации регенератора ()-уровневого цифрового бипол рного сигнала за счет уменьшени числа блоков задержки в тракте передачи входного сигнала (по сравнению с известным) повьштаетс фазова стабильность выделени верпшн посьшок.многоуровневого сигнала, что повышает фазовую стабильность вьщел емых тактовых импульсов , а следовательно, ,обеспечивает повышение точности синхронизации .The invention relates to telecommunications and can be used in regenerators of a (2n + 1) -level digital bipolar signal for clock synchronization. A device for clock synchronization of a multi-level digital bipolar digital signal regenerator is known. a splitter, with the output of an additional full-wave expander connected to another move temporarily adder Cl 3. A disadvantage of the device clock regenerator bipolar multilevel digital signal is a low synchronization accuracy. The closest technical solution to the invention is a clock synchronization device of a regenerator (2n + 1) -level digital bipolar signal, containing a series-connected time adder, filter, phase shifter and shaper of clock sequences, as well as a converter of a bipolar signal into a unipolar signal and n-1 signal processing circuits, each of which consists of a series-connected Delay unit and an interdiction element, as well as a threshold level limiter signal and expand the pulses, the output of which is susceptible to the prohibitive input of the prohibition element, the input of the threshold level limiter of the signal from the bottom of the first signal processing circuit is connected to the output of the bipolar signal converter into a unipolar signal, and the two bipolar signal converter inputs to a unipolar signal the signal and the two outputs of the clock pulse shaper are the inputs and outputs of the device, respectively, and the output of the bipolar signal converter into the unipolar signal is connected to the input at the delay element of the first signal processing circuit, in the first signal processing circuit, the output of the threshold signal level limiter is connected to the combined inputs of the pulse expander and the additional delay unit whose output is connected to the input of a temporary adder, the other input of which is connected to the output of the prohibition element, while the second and each subsequent signal processing circuit, the input of the delay unit is combined with the input of the threshold signal level limiter below, the output of which is connected to the combined inputs of pulse extender and an additional delay unit, the output of which is connected to the input of a temporary adder, another input of which is connected to the output of the prohibition element, outputs of temporary adders from the first to n-2th signal processing circuits are connected to the combined inputs of the threshold level limiters of the signal from the bottom and delay blocks corresponding signal processing circuits 2}. A disadvantage of the known device clock synchronization of the regenerator (2n + 1) -level digital bipolar signal is the low synchronization accuracy. The purpose of the invention is to increase the synchronization accuracy. The goal is achieved by the fact that the clock synchronization device of the regenerator (2n + 1) -level digital bipolar signal, containing sequentially connected time adder, filter, phase shifter and f.rmir.ovatel clock sequences, as well as the converter of the bipolar signal into a mono-field a real signal and n-1 signal processing circuits, each consisting of a series-connected delay block and an inhibit element, as well as a threshold signal level limiter below and an impulse spreader Bits, the output of which is connected to the prohibitory input of the prohibition element, the input of the threshold level limiter of the signal from the bottom of the first signal processing circuit is connected to the output of the bipolar signal-to-unipolar signal converter, and two inputs of the bipolar signal-to-unipolar signal converter and two sequence generator outputs clock pulses are respectively the inputs and outputs of the device, an n-signal processing circuit is introduced, consisting of a series-connected threshold limiter the signal input ram from the bottom and the delay block, and a threshold signal level limiter is placed on top of each of the n-1 signal processing circuits, with the output of the threshold limiter signal on the top of each of the n-1 signal processing circuits being connected to the input of the pulse expander , and the output of the threshold signal level limiter from the bottom is connected to the input of the delay unit, and the inputs of the threshold signal level limiters on top of each of the n-1 signal processing circuits are connected to the outputs of the threshold signal level limiters below the corresponding centers Pei signal processing, input limiters threshold level below the respective signal processing circuits connected to the output signal transducer bipolar signal into a uni-polar, and outputs each of the elements prohibition signal processing circuits p-n are connected to the inputs of the adder temporary. The drawing shows a structural electrical circuit of the clock synchronization device of the regenerator (2n + 1) -level digital bipolar signal. The regenerator clock synchronization device of the {2p + 1) -level digital bipolar signal contains a converter of 1 bipolar signal into a unipolar signal, threshold limiters 2-5 levels the signal from the bottom, delay blocks 6-9, threshold limits 10-12 expanders 13-15 pulses, prohibition elements 16-18, time adder 19, filter 20, phase shifter 21 and driver of 22 clock sequences. . The clock synchronization device of the regenerator (2n + 1) -level digital bipolar signal operates as follows. The input n-level digital bipolar signal in the forward and inverse form is fed to the inputs of the converter 1. At the output of converter 1, a sequence of unipolar pulses of different 1 01 4 levels (rectified multilevel digital signal) is formed, the amplitude of each of which corresponds to one of the n levels x 1,2,3, ... n-1, n used in this digital signal. The rectified multilevel digital signal is fed to the inputs of threshold limiters 2-5, the thresholds of which are set so that the allocated tops of the pulsed parcels of different levels are equal to each other and have the same fraction of the amplitude of the minimal (single) level parcels. In the proposed clock synchronization device of the regenerator (2p + 1) -level digital bipolar signal, the selected vertices of the parcels of different levels are 0.3 of the amplitude of the parcel of the unit level, and the thresholds of the threshold limiters 3-5, are set according to the expression РХ x-0.3 i.e. 0.7, 1.7, 2.7, ... ,, 3, p-0.3, respectively. According to the operation of the clock synchronization device of the regenerator (2p + 1) level digital bipolar signal on examples of the arrival of the maximum (nth) minimum (unit, 1st) level and one of the meanings, for example (n-1) -th level . When a maximal level appears in the input signal of a pulse message, all threshold limiters 2-5 are triggered, and at the outputs, pulses with amplitudes of p-0.7, p-1.7, p-2.7, ..., 1.3 , 0.3, respectively. A pulse with an amplitude of 0.3, corresponding in this case to the top of the input premise of the maximum level n, from the output of the threshold limiter 5 through the delay block 9 and the time adder 19 enters the input of the filter 20. In addition, the pulses of the specified amplitudes from the outputs of the threshold limiters 3-5 arrive through the appropriate threshold limiters 10-12 and pulse extenders 13-15, to prohibit the inputs of the elements 16-18 prohibition. At the same time, pulses with an amplitude of more than 0.3, coming from threshold limiters 10-12 to the information inputs of the prohibition elements 16-18, do not pass to the inputs of the temporary adder 19 and then to the input of the filter 20. The limits for threshold limiters 10-12 are intended to normalize the mode of operation of the expanders 13–15 pulses, they are set to be the same (O, 25), less than the amplitude of the split peaks of the multi-level digital signal. When the signal at the output of converter 1 is a pulsed (nl) -ro level, threshold limiters 2-A are triggered and threshold limiter 5 does not work, the absence of an output signal from which allows the passage of pulses with an amplitude of 0.3, representing in this case parcels of the (n-1) -th level through the prohibition element 18 and temporal summate 19 to the input of the filter 20. Blocking the output signals of threshold limiters 2 and 3 with an amplitude greater than 0.3 to the input of the filter 20 is carried out similarly described . Much of the above is the case of processing the dressing of the maximum (n-th) level, respectively. elements 16 and 17 of the ban. When a pulse sprinkling of the minimum (1 unit) level appears in the output signal of converter 1, only threshold limiter 2 is triggered, ensuring the passage of amplitude pulses, 0.3, representing at the same time the top of the minimum (1) level, through the prohibition element and the temporal adder 19 to the input of the filter 20. At the same time, at 16, the outputs of the prohibition elements 16-18 and the delay element 9 are formed of pulse sequences with an amplitude of 0.3, representing the selected vertices of the pulsed pockets respectively. The 1st, 2nd, 3rd, ... (n-1) -th and n-th level of the multi-level digital signal, and from the output of the temporary totalor 19 to the input of the filter 20, a total sequence of pulses of equal amplitude is applied ( 0.3) and duration, the phase positions of which coincide with the tops of the impulse dressing of each of the possible levels in the information signal. Further processing to form a sequence of clock pulses is performed by means of a connected filter 20, a phase shifter 21 and a driver 22. Thus, in the proposed clock synchronization device of the regenerator () -level digital bipolar signal by reducing the number of delay blocks in the input signal transmission path (in comparison with the known), the phase stability of the selection of a top-level multi-level signal is improved, which increases the phase stability of the L proxy clock pulses and hence, increases the precision of synchronization.