SU1096637A1 - Polyfunctional logic module - Google Patents
Polyfunctional logic module Download PDFInfo
- Publication number
- SU1096637A1 SU1096637A1 SU833571734A SU3571734A SU1096637A1 SU 1096637 A1 SU1096637 A1 SU 1096637A1 SU 833571734 A SU833571734 A SU 833571734A SU 3571734 A SU3571734 A SU 3571734A SU 1096637 A1 SU1096637 A1 SU 1096637A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- module
- inputs
- elements
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Abstract
МНОГОФУНКЦИОНАЛЬНА ДОГИЧЕСКИЙ МОДУЛЬ, содержащий четьфе элемента И и четыре элемента ИЛИ, причем первый вход модул подключен к первому входу первого элемента И, второй, третий и четвертый вхо-. ды модул подключены к входам первого элемента ИЛИ и второго элемента И соответственно, п тьш, шестой и. седьмой входы модул подключены к входам второго элемента ИЛИ и третьего элемента И соответственн©, выход которого подключен к первому входу третьего элемента ИЛИ, второй вход которого подключен к выходу четвертого элемента И, первый вход которого подключен к выходу второго элемента ИЛИ, выход третьего элемента ИЛИ вл етс первым выходом модул , отличающийс тем, что, с целью расширени области его применени путем обеспечени возможности реализации логических функций в классе п ти и шести переменнык, модуль дополнительно содержит элементы И и ИЛИ, причем выход первого элемен та И.Г1И подключен к первому входу четвертого элемента ШШ, второй вход которого подключен к первым входам п того и шестого элементов И, к восьмому входу модул и к первому входу п того элемента ИЛИ, выход второго элемента И подключен к второму входу п того элемента И, выход которого подключен к первому входу шестого элемента ИЛИ, второй и третий входы которого подключены к выходам седьмого и восьмого элементов И соответственно , входы которого подключены к первому входу модул и к выходу седьмого элемента ИЛИ соответственно, входы которого подключены к выходам шестого и дев того элементов И соответственно , входы которого подключены к второму и третьему входам модул соответственно, второй вход шестого (Л элемента И подключен к четвертому входу модул и к второму входу п того элемента ШШ, выход которого подключен к первому входу седьмого элемента И, второй и третий входы которого подключены к дев тому входу модул -и к выходу восьмого элемента ИЛИ сосо ответственно, входы которого подклюOi чены к второму и третьему входам модул соответственно, дев тый вход 00 модул и выход четвертого элемента ИЛИ подключены к входам дес того эле мента И соответственно, выход которого подключен к второму входу первого элемента И, выход которого подключен к первому входу дев того элемента ИЛИ, второй вход которого подключен к выходу шестого элемента 11ПИ, второй вход четвертого элемента И подключен к дес тому входу модул , второй выход которого подключен к выходу дев того элемента ИЛИ.A MULTI-FUNCTIONAL DOGIC MODULE containing the AND cell and the four OR elements, with the first input of the module connected to the first input of the first AND element, the second, third and fourth input. The module dyes are connected to the inputs of the first OR element and the second AND element, respectively, five, sixth and. the seventh module inputs are connected to the inputs of the second OR element and the third element AND respectively ©, the output of which is connected to the first input of the third OR element, the second input of which is connected to the output of the fourth AND element, the first input of which is connected to the output of the second OR element, the output of the third OR element is the first output of the module, characterized in that, in order to expand its scope by providing the possibility of implementing logical functions in a class of five and six variables, the module additionally contains bothers the elements AND and OR, the output of the first element I.G1I is connected to the first input of the fourth element SH, the second input of which is connected to the first inputs of the fifth and sixth elements AND, to the eighth input of the module and to the first input of the fifth element OR, output the second element AND is connected to the second input of the fifth element AND, the output of which is connected to the first input of the sixth element OR, the second and third inputs of which are connected to the outputs of the seventh and eighth elements AND, respectively, whose inputs are connected to the first input of the module and to the output up to the seventh element OR, respectively, whose inputs are connected to the outputs of the sixth and ninth elements AND, respectively, whose inputs are connected to the second and third inputs of the module, respectively, the second input of the sixth (L element AND connected to the fourth input of the module and to the second input of the fifth element The output of which is connected to the first input of the seventh element AND, the second and third inputs of which are connected to the ninth input of the module and to the output of the eighth element OR, respectively, the inputs of which are connected to the second and third the module inputs respectively, the ninth input 00 of the module and the output of the fourth element OR are connected to the inputs of the tenth And element, respectively, the output of which is connected to the second input of the first AND element, the output of which is connected to the first input of the ninth OR element, the second input of which is connected to the output of the sixth element 11PI, the second input of the fourth element AND is connected to the tenth input of the module, the second output of which is connected to the output of the ninth element OR.
Description
Изобретение относитс к области автоматики и вычислительной техники и предназначено дл реализации путем настройки произвольных нормал ных булевых формул в базисе И, ИЛИ, НЕ из шести и менее букв и произ вольных пар формул этого класса из четырех и трех букв при равной доступности пр мых и инверсных выходо источников информации и возможности перестановки входных переменных. Избестен многофункциональный логический модуль, предназначенный дл реализации путем настройки произвол ных нормальных формул в базисе И, ИЛИ, НЕ из п ти и менее букв и некоторых пар формул зтого класса при равной доступности пр мых и инверсных выходов источников информации и возможности перестановки входных переменных, содержащий семь входов и два выхода Л .. Недостатком этого модул вл ютс достаточно малые функциональные воз можности, так как он не позвол ет реализовать путём настройки формулу указанного выше класса из шести бук а также произвольные пары формул из трех и четырех букв. Наиболее близким .к изобретению по технической сущности вл етс многофункциональный логический модуль , предназначенный дл реализации путем настройки произвольных формул рассматриваемого класса из четырех и менее букв. Модуль содерж 7 входов и один выход и состоит из двух одинаковых чеек, кажда из которых содержит по одному трехвходовому элементу ИЛИ и И и по одному двухвходовому элементу И и ИЛИ 21 . Недостатком известного модул вл ютс малые функциональные возможности , так как он не позвол ет реализовать путем настройки формул рассматриваемого класса из шести и п ти букв, а также произвольные пар формул. Целью изобретени вл етс расширение области применени модул путем обеспечени возможности реализации логических функций в классе п ти и шести переменных. Цель достигаетс тем, что многофункциональный логический модуль, со держа1ций четыре элемента И и четыре элемента ИЛИ, причем первый вход модул подключен к первому входу первого элемента И, второй, третий и четвертый входы модул подключены к входам первого элемента ИЛИ и второго элемента И соответственно, п тый, шестой, седьмой входы модул подключены к входам второго элемента ИЛИ и третьего элемента И соответственно , выход которого подключен к первому входу третьего элемента ИЛИ, второй вход которого подключен к выходу четвертого элемента И, первый вход которого подключен к выходу второго-элемента ИЛИ, выход третьего элемента ИЛИ вл етс первым выходом модул , дополнительно содержит элементы И и ИЛИ, причем выход первого элемента ИЛИ подключен к первому входу четвертого элемента ИЛИ, второй вход которого подключен к первым входам п того и шестого элементов И, к восьмому входу модул и к первому входу п того элемента ИЛИ, выход второго элемента И подключен к второму входу п того элемента И, выход которого подключен к первому входу шестого элемента ИЛИ, второй и третий входы которого подключены к выходам седьмого и восьмого элементов И соответственно , входы которого подключены к первому входу модул и к выходу седьмого элемента ИЛИ соответственно, входы которого подключены к выходам шестого и дев того элементов И соответственно , входы которого подключены к второму и третьему входам модул соответственно, второй вход шестого элемента И подключен к четвертому входу модул и к второму входу п того элемента ИЛИ, выход которого подключен к первому входу седьмого элемента И, второй и третий входы которого подключены к дев тому входу модул и к выходу восьмого элемента ИЛИ соответственно, входы которого подключены к второму и третьему входам модул соответственно , дев тый вход модул и -выход четвертого элемента ИЛИ подключены к входам дес того элемента И соответственно , выход которого подключен к второму входу первого элемента И, выход которого подключен к первому входу дев того элемента ИЛИ, второй вход которого подключен к выходу шестого элемента ИЛИ, второй вход четвертого элемента И подключен к дес тому входу модул . второй выход которого подключен к выходу дев того элемента ИЛИ. На чертеже представлена схема многофункционального логического модул . Модуль содержит входы 1-10, элементы ИЛИ 11-13, элементы И 14-16, элементы И 17-23, элементы ИЛИ 24-29 и выходы 30 и 31. Вход 1 модул подключен к входу эле- мента И 17, выход которого подключен к входу элемента ИЛИ 24, входы 2-4 модул подключены к входам элементов ИЛИ 11 и И 14 соотве,тственно, входы 5-7 модул под1шючены к входам элементов ИЛИ 12 и И 15 соответствен но, выход элемента ИЛИ 12 подключен к входу элемента И 18, выход которого подключен К одному из входов элемента ИЛИ 25, другой вход которого подключен к выходу элемента И- 15, выход элемента ИЛИ 25 подключен к вы ходу 30 модул , входы элементов И 19 и ИЛИ 26 подключены к входу 4 модул вход 8 которого подключен к входам элементов И 19 и ИЛИ 26, И 21 и ИЛИ 29, входы 2 и 3 модул подключены к входам элементов И 20 и ИЛИ 27 соответственно , вход 9 модул подключен к входу элемента И 22 и к одному из входов элемента И 16, другие 1вход которого подключены к выходам элементов ИЛИ 27 и 26 соответственно, , выход элемента И 20 подключен к одному из входов элемента ИЛИ 28, другой вход которого подключен к выходу элемента И 19, 1выходы элементов ИЛИ 11 и И 14 подключены к входам элемен та ИЛИ 29 и элемента И 21 соответственно , выходы элементов ИЛИ 29 и И 21 подключены к одним из входов элемента И 22 к элемента ИЛИ 13 соответственно , другие входы элемента ИЛ 13 подключены к выходам элементов И 16 и 23 соответственно, один из вхо- , дов элемента И 23 подключен к входу 1 модул , а другой вход элемента И 23 подключен к выходу элемента ИЛИ 28, выходэлемента И 22 подключен к входу элемента И 17, выход элемента ИЛИ 13 подключен к входу элемента ИЛИ 24, выход которого подключен к выходу 31 модул , вход 10 которого подключен к входу элемента И 18. Структура модул описываетс следующей системой Лормул ZgV(ZjVZ3 HZ Zg)z,v ZjZ,2 V z,( ) V z, (z2vzjvz vzg) ,vZ6VZ7)z,oVZ5Zj,Z7. Работа модул при различных режимах настройки дл реализации представителей всех типов нормальных формул в базисе при равной доступности пр мых и инверсных выходов источников информации и возможности перестановок входных переменных описываетс табл. 1 (при числе букв равном 4) и табл. 2 (при числе букв 3). Кроме того, при модуль реализует мажоритарную функцию два из F4n (ZeV Z,-)Z 5#V трех: rjo , Из табл. 1 и 2 следует, что модуль реализует путем настройки произвольную пару формул указанного класса из четырех и трех, букв. Покажем также, что модуль реализует путем настройки формулы указанного класса из шести букв. В табл. 3 приведены его настройки дл реализации указанного класса формул из 6 букв. Таким образом, предлагаемый модуль имеет существенно более широкую область применени , так как реализует путем настройки произвольные нормальные булевы формулы в базисе И, ИЛИ, НЕ из шести и менее букв и произвольные пары формул этого класса из четырех и трех букв при равной доступности пр мых и инверсных выходов источников информации и возмощности перестановки входных переменных .The invention relates to the field of automation and computer technology and is intended to be implemented by setting arbitrary normal Boolean formulas in the AND, OR, NOT basis of six or less letters and arbitrary pairs of formulas of this class of four and three letters with equal accessibility of direct and inverse output information sources and the possibility of rearrangement of input variables. The multifunctional logic module is designed to be implemented by setting arbitrary normal formulas in the AND, OR, NOT basis of five or less letters and some pairs of formulas of the same class with equal availability of the direct and inverse outputs of information sources and the possibility of interchanging the input variables containing seven inputs and two L outputs. The disadvantage of this module is rather small functional possibilities, since it does not allow the formula of the above class of six letters to be realized by setting Also arbitrary pairs of three and four letter formulas. The closest to the invention to the technical essence is a multifunctional logic module, designed to be implemented by setting up arbitrary formulas of the considered class of four or less letters. The module contains 7 inputs and one output and consists of two identical cells, each of which contains one three-input element OR and AND and one two-input element AND and OR 21. The disadvantage of the known module is the low functionality, since it does not allow to realize by adjusting the formulas of the considered class of six and five letters, as well as arbitrary pairs of formulas. The aim of the invention is to expand the scope of application of the module by allowing the implementation of logical functions in a class of five and six variables. The goal is achieved by the fact that a multifunctional logic module, containing four AND elements and four OR elements, the first input of the module connected to the first input of the first AND element, the second, third and fourth inputs of the module connected to the inputs of the first OR element and the second AND element, respectively the fifth, sixth, seventh inputs of the module are connected to the inputs of the second OR element and the third And element, respectively, the output of which is connected to the first input of the third OR element, the second input of which is connected to the output of the fourth e And, the first input of which is connected to the output of the second OR element, the output of the third element OR is the first output of the module, additionally contains elements AND and OR, and the output of the first OR element is connected to the first input of the fourth OR element, the second input of which is connected to the first inputs of the fifth and sixth elements AND, to the eighth input of the module and to the first input of the fifth element OR, the output of the second element AND is connected to the second input of the fifth element AND, the output of which is connected to the first input of the sixth element OR, second and tr These inputs are connected to the outputs of the seventh and eighth elements AND, respectively, whose inputs are connected to the first input of the module and to the output of the seventh element OR, respectively, whose inputs are connected to the outputs of the sixth and ninth elements And, respectively, whose inputs are connected to the second and third inputs of the module accordingly, the second input of the sixth AND element is connected to the fourth input of the module and to the second input of the fifth OR element, the output of which is connected to the first input of the seventh And element, the second and third inputs to Secondly, they are connected to the ninth input of the module and to the output of the eighth element OR, respectively, whose inputs are connected to the second and third inputs of the module, respectively, the ninth input of the module and the output of the fourth element OR, respectively, whose output is connected to the second the input of the first element AND, the output of which is connected to the first input of the ninth element OR, the second input of which is connected to the output of the sixth element OR, the second input of the fourth element AND is connected to the tenth input of the module. the second output of which is connected to the output of the ninth element OR. The drawing shows a diagram of the multifunctional logic module. The module contains inputs 1-10, elements OR 11-13, elements AND 14-16, elements AND 17-23, elements OR 24-29, and outputs 30 and 31. Input 1 of the module is connected to the input of element AND 17, the output of which connected to the input of the element OR 24, inputs 2-4 of the module are connected to the inputs of the elements OR 11 and AND 14, respectively, inputs 5-7 of the module are connected to the inputs of the elements OR 12 and 15, respectively, the output of the element OR 12 is connected to the input of the element And 18, the output of which is connected To one of the inputs of the element OR 25, the other input of which is connected to the output of the element I-15, the output of the element OR 25 is connected to you module 30 moves, inputs of elements AND 19 and OR 26 are connected to input 4 of module 8 whose input 8 is connected to inputs of elements AND 19 and OR 26, AND 21 and OR 29, inputs 2 and 3 of the module are connected to inputs of elements AND 20 and OR 27 respectively The input 9 of the module is connected to the input of the AND 22 element and to one of the inputs of the AND 16 element, the other 1 inputs of which are connected to the outputs of the OR elements 27 and 26, respectively, the output of the AND element 20 is connected to one of the inputs of the OR element 28, the other input of which is connected to the output of the element And 19, 1 outputs of the elements OR 11 and And 14 are connected to the inputs of the element OR 29 and element AND 21, respectively, the outputs of the elements OR 29 and And 21 are connected to one of the inputs of the element AND 22 to the element OR 13, respectively, the other inputs of the element IL 13 are connected to the outputs of the elements 16 and 23, respectively, one of the inputs of the element And 23 is connected to input 1 of the module, and another input of element AND 23 is connected to the output of element OR 28, output of element And 22 is connected to input of element AND 17, output of element OR 13 is connected to input of element OR 24, the output of which is connected to output 31 of module, input 10 of which is connected to the input element And 18. The structure of the module is described by the following system Lormul ZgV (ZjVZ3 HZ Zg) z, v ZjZ, 2 V z, () V z, (z2vzjvz vzg), vZ6VZ7) z, oVZ5Zj, Z7. The operation of the module under various tuning modes for implementing representatives of all types of normal formulas in the basis with equal availability of direct and inverse outputs of information sources and the possibility of permutations of input variables is described in Table. 1 (when the number of letters is 4) and Table. 2 (with the number of letters 3). In addition, when the module implements the majority function two of F4n (ZeV Z, -) Z 5 # V three: rjo, From table. 1 and 2 it follows that the module implements by setting up an arbitrary pair of formulas of the specified class of four and three, letters. We also show that the module implements by setting the formula of the specified class of six letters. In tab. 3 shows its settings for the implementation of the specified class of formulas of 6 letters. Thus, the proposed module has a significantly wider scope, since it implements by setting up arbitrary normal Boolean formulas in the AND, OR, NOT basis of six or less letters and arbitrary pairs of formulas of this class of four and three letters with equal availability of direct and inverse outputs of information sources and capacity of permutation of input variables.
4four
z z Оz z About
1one
(1+1)2 (1 + 1) 2
2 3 А 5 6 7 82 3 A 5 6 7 8
r 0 1(2+1) r 0 1 (2 + 1)
t 0;Eg z 1(1+1+1)t 0; Eg z 1 (1 + 1 + 1)
Zg 0;Zg zZg 0; Zg z
1+31 + 3
Zg 1;z, zZg 1; z, z
1+(1+1)11+ (1 + 1) 1
Zg 1;Zg« zZg 1; Zg «z
2+1 + 12 + 1 + 1
1 й 1st
1+1+1+11 + 1 + 1 + 1
2+22 + 2
z, 0; z, 0z, 0; z, 0
9 . 9 .
(1+1)(1+1)(1 + 1) (1 + 1)
z OJ .q 1z OJ .q 1
31 Fj, (z,Vz)31 Fj, (z, Vz)
zp zp
,(z2 vz,v z), (z2 vz, v z)
r F z,v(z V z,)zr F z, v (z V z,) z
,, z.jv z vzg ,, z.jv z vzg
4 a 4 a
F,, (z V z,)(z4 vzg)F ,, (z V z,) (z4 vzg)
T, a б л и u a 2T, a b l and u a 2
33
VV
1 + 1 + 11 + 1 + 1
o o
(1+1)1(1 + 1) 1
z 0 z 0
2+1 7 12 + 1 7 1
V V 5 6 r V 10V v 5 6 r v 10
F,, 6 (1 + 1)4 F,- (2+1)3 F (1 + 1 + 03 F ,, 6 (1 + 1) 4 F, - (2 + 1) 3 F (1 + 1 + 03
PIO F, (3+1)2PIO F, (3 + 1) 2
FIOFio
Продолжение табл. 3Continued table. 3
Продолжение табл. 3Continued table. 3
Е,„(1 + 1)(2+2)E, „(1 + 1) (2 + 2)
itr itr
ЧOCho
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU833571734A SU1096637A1 (en) | 1983-03-30 | 1983-03-30 | Polyfunctional logic module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU833571734A SU1096637A1 (en) | 1983-03-30 | 1983-03-30 | Polyfunctional logic module |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1096637A1 true SU1096637A1 (en) | 1984-06-07 |
Family
ID=21056412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU833571734A SU1096637A1 (en) | 1983-03-30 | 1983-03-30 | Polyfunctional logic module |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1096637A1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2626347C1 (en) * | 2016-05-18 | 2017-07-26 | Олег Александрович Козелков | Majoritary module for fault-tolerant systems |
| RU2626346C1 (en) * | 2016-05-18 | 2017-07-26 | Олег Александрович Козелков | Multifunctional majoritary module |
| RU2634229C1 (en) * | 2016-04-19 | 2017-10-24 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Logical converter |
-
1983
- 1983-03-30 SU SU833571734A patent/SU1096637A1/en active
Non-Patent Citations (1)
| Title |
|---|
| 1. Авторское свидетельство СССР № 744550, кл. G 06 F 7/00, 1976. 2. Авторское свидетельство СССР № 807271, кл. G 06 F 7/00, 1978 (прототип).. * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2634229C1 (en) * | 2016-04-19 | 2017-10-24 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Logical converter |
| RU2626347C1 (en) * | 2016-05-18 | 2017-07-26 | Олег Александрович Козелков | Majoritary module for fault-tolerant systems |
| RU2626346C1 (en) * | 2016-05-18 | 2017-07-26 | Олег Александрович Козелков | Multifunctional majoritary module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6139726A (en) | Digital-analog converting circuit | |
| JPS62245813A (en) | Method and circuit for multiplexing capacitive device | |
| JPS6014321A (en) | Multi-stage shift apparatus | |
| SU1096637A1 (en) | Polyfunctional logic module | |
| GB1393949A (en) | Network of digitally controlled nodes | |
| JP2871087B2 (en) | Flip-flop circuit | |
| RU2018922C1 (en) | Multifunctional logic module | |
| US6442633B1 (en) | Reduced transistors data switch port wherein each of a plurality of transmission gates is coupled to both first and second control signals for selectively enabling | |
| SU1377850A1 (en) | Multifunctional logical module | |
| SU1193657A1 (en) | Polyfunctional logic module | |
| SU1077052A1 (en) | Polyfunctional logic module | |
| SU1213537A1 (en) | Universal logic module | |
| JPS61129916A (en) | Delay circuit | |
| SU1348996A1 (en) | Multifunction logical module | |
| SU962918A1 (en) | Device for computing logic voltages in n variables | |
| SU1075256A1 (en) | Polyfunctional logic module | |
| SU1501036A1 (en) | Uniform-structure cell | |
| SU851397A1 (en) | Multi-functional logic module | |
| JPS6424443A (en) | Gate array | |
| SU1538248A1 (en) | Multiplexer | |
| SU1751744A1 (en) | Homogeneous structure cell | |
| SU1325506A1 (en) | Function generator | |
| SU736377A1 (en) | Multi-function conjunctive-logic element | |
| SU1307453A1 (en) | Polyfunctional logic module | |
| SU1552168A1 (en) | Multifunctional module |