SU1095430A1 - Преобразователь двоичного сигнала в квазитроичный - Google Patents

Преобразователь двоичного сигнала в квазитроичный Download PDF

Info

Publication number
SU1095430A1
SU1095430A1 SU823519914A SU3519914A SU1095430A1 SU 1095430 A1 SU1095430 A1 SU 1095430A1 SU 823519914 A SU823519914 A SU 823519914A SU 3519914 A SU3519914 A SU 3519914A SU 1095430 A1 SU1095430 A1 SU 1095430A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
signal
output
adder
modulo
Prior art date
Application number
SU823519914A
Other languages
English (en)
Inventor
Виктор Андреевич Шувалов
Original Assignee
Предприятие П/Я Р-6609
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6609 filed Critical Предприятие П/Я Р-6609
Priority to SU823519914A priority Critical patent/SU1095430A1/ru
Application granted granted Critical
Publication of SU1095430A1 publication Critical patent/SU1095430A1/ru

Links

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Dc Digital Transmission (AREA)

Abstract

ПРЕОБРАЗОВАТЕЛЬ ДВШЧНОГО СИГНАЛА В КВАЗЙТРОИЧНЫЙ, содержапдай первый и второй И, выходы которых через соответственно первьй и второй формирователи импульсов подключены к входам блока объединени  двух потоков однопол рных импульсов, отличающийс  тем,- что, с целью повшиени  помехозащищенности, в него введены сумматор по модулю два и элемент задержки, выход которого соединен с первым входом сумматора по модулю два, второй вход которого соединен с первым входом первого элемента И и с первым входом .второго элемента И, второй вход которого соединен с первым выходом сумматора по модулю два, второй выход которого соединен с вторым входом первого элемента И и с входом элемента задержки.

Description

e;f о-
Ж
фа1.1
Изобретение относитс  к электросв зи и может быть использовано в цифровых системах передачи.
Известно устройство дл  преобразовани  двоичного кода в квазитроичный содержащее первый элемент задержки, выход которого подключен к первому входу коммутатора выход которого соединен с первым входом рмировател  кода и с первым входом счетчика, выход которого .соединен с вторым входом формировател  кода и с входом второго элемента задержки, выход которого соединен-) с вторым входом коммутатора , причем второй вход счетчика подключен к входу первого элемента задержки 11 3 ,
Недостатком данного устройства  вл етс  низка  помехозащищенность.
Наиболее близким к изобретению  вл етс  преобразователь, содержащий nepsbdt и второй элементы И, выходы которых через первый и второй формирователи импульсов соответственно подключешл к входам блока объединени  двух потоков однопол рных импульсов С23.
Однако известный преобразователь обладает недостаточной помехозащищенНОСТЬЮ
Цель изобретени  - повышение поме хозащищенности .
Поставленна  цель достигаетс  тем, что в преобразователь двстчного сигнала в квазитроичный, содержащий первый и второй элементы И, выходы которых через первь и второй фор шрователи импульсов соответственно подкшочены к входам блока объе ЕЩвени  двух потоков однопол рных иштульсов, введены сумматор по модулю два и элемент задержки, выход которого соеда нен с первым входом сумматора по модулю два, второй вход которого соединен с первым входом первого элемента И и с первым входом второго элемента И второй вход котсфого соединен с первьш выходом сумматора по модулю два, второй галсод которого соединен с вторь94 входом первого эд1емента И и с входом элемента задержки.
На фиг.1 изображена электрическа  схема предложенного преобразовател ; на 4мг.2 - временные диаграмма, по сн кшще работу преобграаовател .
Предложений преобразователь двоичного сигнала в квазитроичный соДержит элемент 1 задержки, элементы И 2
и 3, формирователь 4 и 5 импульсов, блок 6 объединени  двух потоков однопол рных импульсов, сумматор 7 по модулю два.
Преобразователь работает следующим образом. °
Импульсы X длительностью Т фиг.2 (Т - тактовый интервал сигнала х) поступают на второй вход сумматора 7 по модулю два и одновременно на первые входы элементов И 2 и 3. На второй вход сумматора 7 по модулю два поступает сигнал 2 (Фиг.2 г), который представл ет собой ВЫХОДНОЙ сигна If (фиг.26) этого же сумматора 7 по модулю два, задержаннь на два тактовых интервала в элементе 1 задержки.
. Двоичный выходной сигнал v на втором выходе сумматора 7 по модулю два принимает значение 1 (высокий потенциал ) в том случае, если на первом и втором его входах имеютс  различные значени  сигналов х и 2(т.е, О и 1 или 1 и 0)i если на первом и втором входах сугшатора 7 по модулю два имеютс  одинаковые значени  сигналов л и 2 (т.е. О и О или 1 и 1), то Сигнал У принимает значение О (низкий потен циал ).
Сигнал S (фиг.2 ) на первом выходе сумматора 7 по |4одулю два всегда противоположен сигналу (т.е. значение 1 сигнала всегда совпадает со значением О сигнала V , и наоборот ), следовательно, сигнал 5 измен етс  одновременно с сигналом У .
Сигналы и 5 поступают на вторые входы соответственно элементов И 2 и 3.
Следовательно, на выход элемента И 2 проход т и Образуют сигнал Р (г.2д) те импульсы сигнала х , которые совпадают со значением i сигнала , а на выход злемента И 3 проход т (и образуют сигнал да 4«г.2е) те 1шпульсы сигнала х, которые совпадшот со значением О сигнала :/ .
Импульсы сигналов Р и М далее поступают на входы формирователей 4 и 5 ю(пульсов соответственно. Формирователь 4 (5) импульсов в Ответ на ка оор 1й импульс на его входе формирует на своем Ш|ОЕО|Де пр моугольный импульс длительности) 0,5 Т (Т - тактовый интервал сигнала ), жестко прив фаийый по своему временному положению к О1феделенному месту в пределах тактового интервала (например, расположенный строго в его первой половине ). С целью обеспечени  указанных нeoбxoди alIX параметров импульсов формировател  в нем используетс  сигнал тактовой частоты, который поступает от синхрогенератора, общего с источни ком входного сигнала, и имеет вид меандра с длительностью полупериодов 0,5 Т (не показан). Однопол рные сигналы Р и М(фиг. и 2э), образующиес  на выходах фор-; мирователей А и 5 импульсов, объедин ютс  в блоке 6 объединени  двух потоков однопол рных импульсов в один квазитроичный сигнал Г(фиг.2 та КИМ образом, что импульсы сигнала Р проход т на выход преобразовател  с пoлoжитeльнqй пол рностью, а импульсы сигнала ЛЛ - с отрицательной пол рностью , агшлитуды положительных и отрицательных импульсов сигнала Z одинаковы. Энергетический спектр выходного кваэитрончмого сигнала Z npejiyiaraeMoго преобразовател  равен нулю не только на частотах равных нулю и тактовой частоте этого сигнала, но также и на частоте,равной полутактовой 1 304 частоте,и имеет близкие к нулю значени  в окрестност х зтой частоты, т.е. энерги  сигнала оказываетс  сконцентрированной в двух област х с максимумами вблизи частот равных 1 /4 и 3/4 от тактовой частоты. Благодар  этому по вл етс  возможность передавать квазитроичный сигнал предпага1емого преобразовател  по тракту с минимальной по Найквисту полосой пропускани , расположенной в пределах от нулевой до полутактовой частоты, что обеспечивает повышенную помехозафщенность этого сигнала по сравнению с известньо4и ква .зитроичными сигналами. Дл  восстановлени  исходного двоичного сигнала из квазитроичиого сигнала предлагаемого преобразовател  (после его передачи ) достаточно произвести его двухполупериодное а1Я1р мпанне. Таким образом, использование в предлагаемом гфеобразователе сумматора 7 по модулю два и элемента 1 задержки выходного сигнала этого сумматора на два тактовых.интервала позвол ет повысить помехозадащенность .кваз троичного сигнала.
фиг, 2

Claims (1)

  1. ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО СИГНАЛА В КВАЗИТРОИЧНЫЙ, содержащий первый и второй элементов И, выходы которых через соответственно первый и второй формирователи импульсов под ключены к входам блока объединения двух потоков однополярных импульсов, отличающийся тем,- что, с целью повьапения помехозащищенности, в него введены сумматор по модулю два и элемент задержки, выход которого соединен с первым входом сумматора по модулю два, второй вход которого соединен с первым входом первого элемента И и с первым входом.второго элемента И, второй вход которого соединен с первым выходом сумматора по модулю два, второй выход которого соединен с вторым входом первого элемента Нис входом элемента задержки.
    Ел
SU823519914A 1982-11-30 1982-11-30 Преобразователь двоичного сигнала в квазитроичный SU1095430A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823519914A SU1095430A1 (ru) 1982-11-30 1982-11-30 Преобразователь двоичного сигнала в квазитроичный

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823519914A SU1095430A1 (ru) 1982-11-30 1982-11-30 Преобразователь двоичного сигнала в квазитроичный

Publications (1)

Publication Number Publication Date
SU1095430A1 true SU1095430A1 (ru) 1984-05-30

Family

ID=21038529

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823519914A SU1095430A1 (ru) 1982-11-30 1982-11-30 Преобразователь двоичного сигнала в квазитроичный

Country Status (1)

Country Link
SU (1) SU1095430A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР 640435, кл. Н 04 L 3/02, 1977. 2. Патент US . 3149323, кл. 340-347, 1965 (прототип). *

Similar Documents

Publication Publication Date Title
SU1095430A1 (ru) Преобразователь двоичного сигнала в квазитроичный
GB1518006A (en) Frequency-selective signal receiver
SU1001497A1 (ru) Частотный детектор
SU1124363A1 (ru) Устройство передачи двух сигналов по одному каналу св зи
SU1734225A1 (ru) Устройство многоканальной передачи информации сигналами сложной формы
SU1279075A1 (ru) Анализатор состо ни канала св зи
SU902297A1 (ru) Устройство дл передачи частотно-манипулированных сигналов
SU1312748A1 (ru) Устройство дл приема относительного биимпульсного сигнала
SU1190460A1 (ru) Формирователь сдвинутых по фазе последовательностей импульсов
SU1580584A1 (ru) Устройство дл приема сигналов в многоканальной когерентной системе св зи
SU531298A1 (ru) Устройство дл частотной манипул ции сигнала
JPS5740716A (en) Fd demodulating circuit
SU1363501A1 (ru) Цифровой частотный демодул тор
SU1631743A1 (ru) Демодул тор сигналов с фазовой манипул цией
SU1109926A1 (ru) Преобразователь двоичного сигнала в квазитроичный сигнал
SU500570A1 (ru) Устройство дл преобразовани входного сигнала в системах синхронизации
SU1058083A1 (ru) Цифровой демодул тор частотно-манипулированных сигналов
SU1376256A1 (ru) Устройство тактовой синхронизации
SU1068833A2 (ru) Устройство дл измерени частоты синусоидального сигнала
SU919146A1 (ru) Частотно-фазовый манипул тор
SU1249713A1 (ru) Устройство тактовой синхронизации
SU1312743A1 (ru) Устройство дл декодировани кода Миллера
SU1088144A1 (ru) Приемник биимпульсного сигнала
SU1691938A1 (ru) Селектор импульсной последовательности
SU1195274A1 (ru) Нуль-индикатор фазового сдвига