Изобретение относитс к вычислительной технике и может быть использовано в устройствах, где необходимо квадратурное цифроаналоговое преобра зование сигналов, представленных в виде двух квадратурных компонент. Известен бипол рный цифроаналоговый преобразователь, содержащий унипол рный цифроаналоговый преобразова тель с матрицей R-2R, операционный усилитель с обратной св зью, ключ управлени знаком f Дл обеспечени квадратурного пре образовани сигналов необходимо параллельное включение двух известных преобразователей. Однако при этом усложн етс устройство и, кроме того оно характеризуетс низким быстродей ствием из-за наличи бипол рных кпючей и операционного усилител , имеющих значительную задержку передачи. Наиболее близким к предлагаемому вл етс цифроаналоговьм преобразова тель, содержащий цепь из п + 1 после довательио соединенных резисторов, к п узлам которой подключены первыми вьгаодами пары 2п резисторов, вторые вьгаоды которых подключены соответственно к первому и второму выходам п логических блоков, первые управл ющие входы которых подключены к выходу первого инвертора, а первые информационные входы - к соответствуюпунм шинам первого преобразуемого кода кода t23. , Недостатком известного преобразов тел также вл етс невозможность осуществлени квадратурного цифроана логового преобразовател , что сущест венно расширило бы его функциональные возможности. Цель изобретенна - расширение функциональных возможностей. Поставленна цель достигаетс тем что в цифроаналоговьй преобразовател содержащий цепь из п+1 последователь но соединенных резисторов, к п узлам которой подключены первыми вьгаодами пары 2п резисторов, вторые выводы ко торых подключень соответственно к первому и второму выходам п логических блоков, первые управл ющие входы которьк подключены к выходу первого инвертора, а первые кнформацио шые входы - к соответствующим шинам первого преобразуемого кода, введены второй инвертор, четыре дополнительных резистора, два сумм тора по mod 2 первые входы которых подключены к соответствующим знаковым шинам преобразуемых кодов, вторые входы - соответственно к первой и второй управл юЕ5Им шинам, выходы соответственно к входам первого и второго инверторов и к первым выводам первого и второго дополнительных резисторов, вторые выводы которых подключены к выходной шине и к первому выводу цепи п + 1 последовательно соединенных резисторов , второй вьтод которой пбдключен.1 к первым управл ющим входам п логических блоков, вторые информационные входы которых подключены к соответствующим второго преобразуемого кода, вторые управл ющие входы - к выходу второго инвертора и к первому вьшоду третьего дополнительного резистора, второй вьтод которого подключен к узлу, ближайшему к второму вьшоду цепи из п + 1 последовательно соединенных резисторов, первый вьшод которой через четвертый дополнитель- ньй резистор подключен к общей шине. Кроме того, Кг-икдьш логический блок содержит два сумматора по mod 2, первые входы которых подключеьш соответственно к первому и второму информационным входам логического блока, вторые входы - соответственно к первому и второму управл ющим входам лоп-гческого блока, выходы - соответственно к первому и второму выходам; логического блока. На чертеже изображена схема цифреаналогового преобразовател . Цифроаналоговый преобразователь (ЦАП) содержит цепь из п + I последовательно соединенных резисторов 1.1, 1,2;.,.1.i,.,.I.(п+1),к п узлам которой подключены первыми выводами пары 2п резисторов 2. 1,1, 2.1.2 ..,; Z.i.l, 2.i,2| 2.П.1, 2.n,2, вторые вьюоды которых подключены соответственно к первому и второму выходам п логических блоков 3.1, ..., Зп, первые управл ющие входы которых подключены к выходу первого инвертора 4 , а первые информационные входы к соответствующим шинам 5,1,..,, 5Л5...5.П первого преобразуемого кода, вторые управл ющие входы блоков 3, 1 ,,.. , ,3.п подключены к выходу второго инвертора 6, а вторые информационные входы - к соответствующим щинам 7„1,,.,,7.1,... 7.П второго преобразуемого кода, первьш и второй 310 сумматоры 8 и 9 по mod 2, первые входы которых подключены к соответствующим знаковым шинам 5.(п+1), 7.(п+1) двух преобразуемых кодов, вторые входы - соответственно к первой и второй управл ющим шинам 10 и 11, выходы соответственно к входам первого и второго инверторов 4 и 6 и к первым выводам первого и второго дополнительных резисторов 12 и 13, вторые выводы которых подключены к выходной шине и к первому вьшоду цепи из п + 1 последовательно соединенных резисторов 1.1, 1.2,..., l.i, ... 1.(п+1),второй вывод кото рой подключен к выходу первого инвертора 4, третий дополнительный резистор 14, включенный мелсду выходо второго инвертора 6 и точкой соедине ни резисторов 1.1 и 1.2, четвертый дополнительный резистор 15, включенный между выходной и общей шинами. При этом каждый логический блок 3 содержит два сумматора 16 и 17 по mod 2, первые входы которых подключе ны соответственно к первому и втором информационным входам логического ч блока 3, вторые входы - соответствен но к первому и второму управл ющим входам логического блока 3, выходы соответственно к первому и второму выходам логического блока 3. Индекс при позиции 2 состоит из номера пары резисторов и номера резистора в паре ЦАП работает следующим образом. Аналитический процесс х (t), состо щий из вещественной и мнимой компонент x(t) Retx(t)3 + jIm Cx(t)3 представлен в виде двух числовьпс последовательностей и поступает на . входные шины ЦАП 5.1, ... 5. () и 7.1, ... 7(п+1). Вещественна (t и мнима Iratx(t)J компоненты процесс имеют п разр дов модул и один (п+1) разр да знака, причем единице соотве ствует отрицательный знак функции.The invention relates to computing and can be used in devices where quadrature digital-analog conversion of signals represented as two quadrature components is necessary. A bipolar digital-analog converter is known, which contains a unipolar digital-analog converter with an R-2R matrix, an operational amplifier with feedback, a control key with the sign f. Two well-known converters are connected in parallel to provide quadrature conversion. However, this complicates the device and, moreover, it is characterized by a low response rate due to the presence of a bipolar battery and an operational amplifier having a significant transmission delay. Closest to the proposed is a digital-analog converter containing a chain of n + 1 after connecting the connected resistors, to the n nodes of which are connected the first leads of a pair of 2p resistors, the second leads of which are connected respectively to the first and second outputs of the logic blocks, the first control inputs which are connected to the output of the first inverter, and the first information inputs to the corresponding tires of the first convertible code t23. A disadvantage of the known body transform is also the impossibility of implementing a quadrature digital analogue transducer for the transducer, which would significantly expand its functionality. The goal invented - the expansion of functionality. The goal is achieved by the fact that a digital-analog converter contains a circuit of n + 1 series-connected resistors, to the n nodes of which are connected by the first leads of a pair of 2p resistors, the second terminals of which are connected respectively to the first and second outputs of the logic blocks, the first control inputs are connected to the output of the first inverter, and the first information inputs to the corresponding buses of the first code to be converted, a second inverter, four additional resistors, two sums modulo 2 per Their inputs are connected to corresponding sign buses of convertible codes, second inputs to the first and second control buses respectively, outputs respectively to the inputs of the first and second inverters and to the first terminals of the first and second additional resistors, the second terminals of which are connected to the output bus and to the first terminal of the chain n + 1 of series-connected resistors, the second output of which is pd connected to the first control inputs of the logic blocks, the second information inputs of which are connected to the corresponding the second convertible code, the second control inputs to the output of the second inverter and to the first type of the third additional resistor, the second pin of which is connected to the node closest to the second pin of the chain of n + 1 series-connected resistors, the first sign of which is through the fourth additional resistor connected to a common bus. In addition, the Cg – C logic block contains two modulo adders 2, the first inputs of which are connected respectively to the first and second information inputs of the logic block, the second inputs to the first and second control inputs of the blade block, respectively, to the first and the second exit; logical block. The drawing shows a diagram of the digital converter. A digital-to-analog converter (DAC) contains a circuit of n + I series-connected resistors 1.1, 1.2;.,. 1.i,.,. I. (n + 1), to the n nodes of which are connected by the first terminals of a pair of 2n resistors 2. 1.1, 2.1.2 ..,; Z.i.l, 2.i, 2 | 2.P.1, 2.n, 2, the second views of which are connected respectively to the first and second outputs of logic blocks 3.1, ..., Zn, the first control inputs of which are connected to the output of the first inverter 4, and the first information inputs to corresponding buses 5.1, .. ,, 5Л5 ... 5.P of the first converted code, the second control inputs of blocks 3, 1 ,, ..,, 3.p are connected to the output of the second inverter 6, and the second information inputs are to the corresponding codes 7 „1 ,,. ,, 7.1, ... 7.P of the second converted code, the first and second 310 adders 8 and 9 mod 2, the first inputs of which are connected to corresponding sign buses 5. (n + 1), 7. (n + 1) of two convertible codes, second inputs to the first and second control buses 10 and 11 respectively, outputs to the inputs of the first and second inverters 4 and 6, respectively the first terminals of the first and second additional resistors 12 and 13, the second terminals of which are connected to the output bus and to the first output circuit of a n + 1 series-connected resistors 1.1, 1.2, ..., li, ... 1. (n + 1) , the second output of which is connected to the output of the first inverter 4, the third additional resistor 14, connected to the output of the second inverter torus 6 and the junction point of resistors 1.1 and 1.2, the fourth additional resistor 15, connected between the output and common buses. In addition, each logic block 3 contains two adders 16 and 17 mod 2, the first inputs of which are connected respectively to the first and second information inputs of logic block 3, the second inputs, respectively, to the first and second control inputs of logic block 3, outputs respectively, to the first and second outputs of the logic unit 3. The index at position 2 consists of the number of a pair of resistors and the number of the resistor in the DAC pair works as follows. The analytical process x (t), consisting of the real and imaginary components x (t) Retx (t) 3 + jIm Cx (t) 3, is represented as two number sequences and goes to. input bus DAC 5.1, ... 5. () and 7.1, ... 7 (n + 1). It is real (t and imaginary Iratx (t) J components of the process have n bits of the module and one (n + 1) bits of the sign, and the unit corresponds to the negative sign of the function.
Поднесуща , на которую необходимо произвести квадратурное преобразование , имеет вид двух знаковых ортогональных функций Sgn sin tOot и Sgn cos и представ пена в ЦАПе в видеThe subcarrier, on which it is necessary to perform a quadrature transformation, has the form of two sign orthogonal functions Sgn sin tOot and Sgn cos and is represented by foam in the DAC as
2- Sgn () +lj;2- Sgn () + lj;
Sgn (cosOJ t) +l ; где Wjj - поднесуща частота. Sgn (cosOJ t) + l; where Wjj is the subcarrier frequency.
a, Ь - отрицание a, b c(||,,l| - коэффицие гты m-ro разр да 0 Эти две функции поступают на шины 10 и 11, осуществл на сумматорах 8 и 9 пол рное перемножение знаков , аналитического процесса и поднесущей. Если логические состо ни на входах сумматора 8 (9) совпадают, что соответствует несовпадению знаков,. то на его выходе имеем нуль, а на инвертора 4(6) - единицу. При этом на выходах сумматоров 16(17) имеем числа, инвертированные относительно входных шин 5.,,..,5.п (7,1, ...,7.п). Так как выход инвертора 4(6) эквивалентен весу первого разр да ЦАП, то на первых (вторых) выходах логических блоков 3.1, .,., З.п и инверторе 4(6) 1смеем число в дополнительном коде. Если логические состо ни на входах сумматора 8(9) не совпадают, то на его выходе единицу, на выходе инвертора 4(6) - нуль, а на выходах логических блоков 3.1, ...,3.ппр мой код числа.. Таким образом осуществл етс цифроаналоговое релейное перемножение вещественной (мнимой) компоненты со знаковой функцией поднесущей. Так как соответствующие разр ды o6ei-tx компонент аналитического процесса абсолютно симметрично подключены к цепочке резисторов 1.1,.,., 1.(п+), 15, то очевидно, одновременно происходит и их равновесное сложение по выходу ЦАП. Если резистивна матрица вьшолнена таким образом, что резисторы 2.1.1, 2,1.2; ...; 2.i..l, 2.1.2; .,,;2,n.l, 2.n,2; 14; 1.1; 12; 13 равны 4R, резисторы 1.2, ... 1.(п+1) равны R, а резистор 15 равен 2R, а также, если считать внутренние сопротивлени выходов логические блоков равными нулю и напр жение логического нул Ц О то можно записать мгновен-: но значение напр жени на выходе ЦАП соответственно вещественно и мнимой составл ющих npoцесса; 0 - уровень логической единицы на вьпсодах логических блоков 3.1 ... З.п. Анализ формулы показывает, что сигнал, сформированный на выходе ЦДЛ, адекватен его цифровому эквиваленту , но смещен относительно нулевого уровн на посто нную величину -V Режекци .посто нной составл кщей легко осуществл етс известными мето Перенос процесса на поднесущую частоту производитс с помощью унипол рных логических элементов, которые характеризуютс большим быстродействием . Суммирование компоненты производитс не с помощью аналогового сумматора, который характеризуетс низким быстродействием, а на резистивной матрице, котора не снижает бысТ|СоДбйствие схемы. В некоторых практических случа х числова последовательность представ л етс не в виде нормального двоичного кода, а в виде модернизированного . Особенностью такого кода вл етс то, что числу с отрицательным знаком (знаковый разр д имеет единицу ) соответствует модуль в дополнительном коде. В этом случае необходимо дл квадратурного цифроаналогового преобразовани подключить первые и вторые управл ющие входы блоков 3, а также подключенные к ним вьшоды резисторов 14 и 1.1, к входным управ нщим шинам 10 и 11 и входам инвер- торов 4 и 6 соответственно. Входы инверторов необходимо подключить к вторым входам сумматоров 8, 9 по mod 2, а св зи всех остальных блоков и элементов устройства оставить без изменени . Технико-экономический эффект при использовании предлагаемого устройства заключаетс в том, что расширение функциональных возможностей позвол ет использовать ЦАП в качестве выходных устройств в цифровых системах генерации или обработки узкополоснь:;х сигналов по их квадратурным компонентам . .a, b - negation of a, bc (|| ,, l | - coefficient of m-ro bit 0) These two functions arrive on buses 10 and 11, performed on adders 8 and 9, polar multiplication of the signs, the analytical process and the subcarrier. If the logical states at the inputs of the adder 8 (9) coincide, which corresponds to a mismatch of the characters, then at its output we have zero, and at the inverter 4 (6) - 1. At the outputs of the adders 16 (17) we have numbers that are inverted relative to input busbars 5 .. ,, .., 5.p (7.1, ..., 7.p). Since the inverter output 4 (6) is equivalent to the weight of the first bit of the DAC, the first (second) output ah logical blocks 3.1,.,., З.п and inverter 4 (6) 1 dare the number in the additional code. If the logical states at the inputs of the adder 8 (9) do not match, then at its output one, at the output of the inverter 4 (6 ) is zero, and at the outputs of logical blocks 3.1, ..., 3. A direct code is a number. Thus, a digital-analog relay multiplication of a real (imaginary) component with the subcarrier sign function is performed. Since the corresponding bits of the o6ei-tx component of the analytical process are absolutely symmetrically connected to the chain of resistors 1.1,.,., 1. (n +), 15, it is obvious that their equilibrium addition at the output of the DAC occurs simultaneously. If the resistive matrix is implemented in such a way that the resistors 2.1.1, 2,1.2; ...; 2.i..l, 2.1.2; . ,,; 2, n.l, 2.n, 2; 14; 1.1; 12; 13 are equal to 4R, resistors 1.2, ... 1. (n + 1) are equal to R, and resistor 15 is equal to 2R, and if we consider the internal resistances of the outputs of the logic blocks to be zero and the voltage of the logic zero C O, then we can write instantaneous : but the voltage value at the output of the DAC, respectively, of the real and imaginary components of the process; 0 - the level of the logical unit on the precepts of logical blocks 3.1 ... Z. p. Analysis of the formula shows that the signal generated at the output of the digital signaling center is adequate to its digital equivalent, but shifted relative to the zero level by a constant value of -V Recepting the constant components is easily carried out by known methods. The transfer of the process to the subcarrier frequency is performed using unipolar logic elements that are characterized by high speed. The summation of the components is not performed using an analog adder, which is characterized by low speed, but on a resistive matrix that does not reduce the circuit. In some practical cases, a numerical sequence is not represented as a normal binary code, but as an upgraded one. A feature of such a code is that a number with a negative sign (the sign bit has a unit) corresponds to a module in the additional code. In this case, it is necessary for quadrature digital-analog conversion to connect the first and second control inputs of unit 3, as well as the outputs of resistors 14 and 1.1 connected to them, to the input control buses 10 and 11 and the inputs of inverters 4 and 6, respectively. The inputs of the inverters must be connected to the second inputs of the adders 8, 9 mod 2, and the connections of all the other blocks and elements of the device remain unchanged. The technical and economic effect of using the proposed device is that extending the functionality allows using the DAC as output devices in digital narrowband generation or processing systems: x signals by their quadrature components. .