SU1091174A1 - Многоканальный анализатор распределени веро тностей - Google Patents

Abstract

МНОГОКАНАЛЬНЫЙ АНАЛИЗАТОР РАСПРЕДЕЛЕНИЯ ВЕРОЯТНОСТЕЙ , сопержаший схему сравнени , лврвый вхоц которой  вл етс  вхоаом анализатора , коммучйтор, счетчик числа выборок , генератор тактовых импульсов, узел . изменени  уровней анализа, состо щий из сумматора и блока ключей, выхоаы которых . соецинены с вхоаом сумматора, группу элементов И, выхоаы которых поаклк чены к вхоцам соответствующих счетчиков каналов, выхоаы коммутатора соединены с первыми вхоцами соответствующих элементов И , выхоа гв вр&чора тактовых импулЕ сов соеаинен с вхоаом коммутатора, отличающийс  тем, что, с целью повышени  точности измерений при воздействии равноверо -геой помехи, он дополнительно содержит эл&м ст И, триггер и переключатель, причем выхоаы коммутатора соединены соответст кеа о с входами блока ключей узла изменени  уровне анализа, выхоа сумматорт которого поаключш к второму вхоау схемы сравнени , выхоа которсА соедине  с первым ВХ.ОПОМ И, вторсЛ вход г которого подключен к эьлсоду триггера, трети вход элемента И подключен к вы (Л ходу счетчика числа выборок, вход котос рого соеаинен с послеаним выходом коммутатора и единичным вхоаом триггера, нулевой вход которого через переключа- тель соедини с выходом элемента И и BTOpbtMH входами элементов И группы.

Description

Изобретение отаоситс  к вычислительно-измеригельной технике и может быть использовано при анализе стационарных случайных процессов в бортовой, производ ственной и аругой аппаратуре. Известны многоканальные анализаторы распределени  веро тностей, построенные при использовании аналого-цифровых преоб разователей с оцним или П цифровыми цис криминаторами ( п - число каналов анализатора ) или при использовании л аналого вых аискриминаторов и т.д. ij . Высока  помехоустойчивость данных анализаторов и улучшение других характе ристик достигаютс  при большом объеме оборудовани . Известен также многоканальный анализатор распределени  веро тностей с вре менным разделением каналов, содержащий вход, подключенный к информационному входу аналого-чхифрового преобразовател  (АЦП). Импульсы выборки с генератора импульсов выборки подаютс  параллельно на управл кнций вход А11П, вход схемы изменени  уровн  анализа, вход коммута- тора и вход схемы задани  числа выборок Собственно АЦП содержит схему сравнени , один вход которой  вл етс  входом ус тройства, другой вход соединен с генератором линейно измен ющегос  сигнала, а выход - с первым входом схемы совпадени , второй вход которой соединен с генератором тактовых импульсов,а выход,  вл  сь выходом АЦП,подключен к входу цифрового дискриминатора. На цифровой дискриминатор,содержащий переключатель режима работы устройства, по одному вхо ду поступают сигналы, образующиес  на выходе АЦП, а по другому - уровни анализа со схемы изменени  уровн  анализа. Все выходов коммутатора соединены с первыми входами соответствующих схем совпадений каналов, а выходы последних соединены с входами счетчиков каналов Выход цифрового дискриминатора подклк. Ч&1 к вторым входам схем совпадени  каналов, третьи входы которых соединены с выходом схемы задани  числа выбо- рок 2 . Недостатком извес-гаого анализатора  вл етс  низка  точность измерений из-аа параллельной св зи между основными узлами при воздействии равноверо тной помехи . Цель изобретени  - повышение точности измерений при воздействии равновероЯ1НОЙ помехи. 10 742 Поставленна  цель достигаетс  тем, что в многоканальный анализатор, содержащий схему сравнени , первый вход которой  вл етс  входом анализатора, коммутатор , счетчик числа выборок, генератор тактовых импульсов, узел изменени  уровней анализа, состо щий из сумматора и блока ключей, выходы которых соединены соответственно с входом сумматора, группу элементов И, выходы которых подключены к входам соответствующих счетчиков каналов, выходы коммутатора соединены с первыми входами соответствующих элементов И группы, выход генератора тактовых импульсов соединен с входом коммутатора , введены элемент И, триггер и переключатель, причем выходы коммутатора соединены соответственно с входами блока ключей узла изменени  уровней анализа, выход сумматора которого подключен к второму входу схемы сравнени , выход которой соединен с первым входом элемента И, второй вход которого подключен к выходу триггера, третий вход элемента И подключен к выходу счетчика числа выборок, вход которого соединен с последним выходом коммутатора и единичным входом триггера, нулевой вход которого через переключатель соединен с выходом элемента И и вторыми входами элементов И группы. На чертеже изображена структурна  схема предлагаемого анализатора. Анализатор содержит вход 1, схему 2 сравнени , генератор 3 тактовых импульсов , уз,ел 4 изменени  уровн  анализа, коммутатор S, группу элементов И 6, счетчи.си 7 каналов, счетчик 8 числа выборок , элемент И 9, переключатель Ю и триггер 11. Анализатор работает следующим образом . Импульсы с генератора 3 тактовых импульсов подаютс  на вход коммутатора 5, который переключает разрешак ций сигнал U одного из элементов И б (например с -го на следующий, т.е. на i -1-й) и одновременно подает управл ющие сигналы на узел 4 изменени  уровн  анализа. Последний создает на своем выходе соот ветствующий уровень анализа (в примере ). Если уровень входного сигнала реализации 1, подаваемый на первый вход схемы 2 сравнени , превышает уровень анализа узла 4, то с выхода схемы 2 сравнени  на вход элемента И 9 подаетс  сигнал и далее через один из элементов И 6 каналов (в примере наi-1-й),

на который попано разрешающее напр жение с коммутатора 5, проходит в соответствующий счетчик 7, Далее проиэвоцитс  следующее изменение (уровн  анализа) и все повтор етс . Другие особенности работы анализатора « г  заны с различным режимом его рабогы.

При формировании функции распреаеле:1и  выключенный переключатель 10 призодит к тому, что триггер 11 все врем  создает на втором входе элемента И 9 разрешающий сигнал и за П тактов работы генератора (или за один цикл t измерений , или за п переборов всех уровней) единица запшиетс  во всех счетчиках, соответствующих уровн м анализа, которые меньше входного сигнала процесса.

При формировании плотности распределени  (переключатель 10 находитс  в замкнутом состо нии) в каждом цикле л измерений после первого же по влени  сигнала со схемы 2 сравнени , соответст вующего тому, что входной сигнал процесса превысил уровень анализа, срабатывает триггер 11, который запирает элемент

И 9 по второму его выходу и не допускает прохождение последующих сигналов со схемы 2 сравнени  (через элементы И-9 и 6) на счетчики 7 каналов. При окончании цикла измерений, т.е. при переборе всех уровней анализа, сигнал с последнего выхода коммутатора 5, соответствующий переходу от одного цикла измерений к другому, возвращает триггер 11 в положение , при котором разрешаетс  прохождение сигналов со схемы 2 сравнш1и  на какой-либо счетчик 7. Таким образом, за п тактов ра боты, roiepa тора 3 (или перебор все уровней анализа) единица запи- |шетс  только в одном из П счетчиков 7 канала и т.д.

Использование изобретени  позвол ет повысить точность измерений за счет обеспечени  естествет1ной функцисшальной последовательной взаимосв зи между узлами . В системах с повьш1е1ным содержанием помех, например в бортовых, промышленных системах, структура анализатора позвол ет осуществить ее нормальное функционирование.

Claims (1)

1. МНОГОКАНАЛЬНЫЙ АНАЛИЗАТОР РАСПРЕДЕЛЕНИЯ ВЕРОЯТНОСТЕЙ, содержащий схему сравнения, первый вход которой является входом анализатора, коммутатор, счетчик числа выборок, генератор тактовых импульсов, узел . изменения уровней анализа, состоящий из сумматора и блока ключей, выходы которых соединены с входом сумматора, группу элементов И, выходы которых подключены к входам соответствующих счетчи ков каналов, выходы коммутатора соединены с первыми входами соответствующих элементов И группы, выход генератора тактовых импульсов соединен с входом коммутатора, отличающийся тем, что, с целью повышения точности измерений при воздействии равновероятной помехи, он дополнительно содержит элемент И, триггер и переключатель, причем выходы коммутатора соединены соответственно с входами блока ключей узла изменения уровней анализа, выход сумматора которого подключен к второму входу схемы сравнения, выход которой соединен с первым входом элемента И, второй вход которого подключен к выходу триггера, третий вход элемента И подключен к выходу счетчика числа выборок, вход которого соединен с последним выходом коммутатора и единичным входом триггера, нулевой вход которого через переключа- О тель соединен с выходом элемента И и вторыми входами элементов И группы.