SU1089611A1 - Устройство дл отображени текстово-графической информации - Google Patents

Устройство дл отображени текстово-графической информации Download PDF

Info

Publication number
SU1089611A1
SU1089611A1 SU813290086A SU3290086A SU1089611A1 SU 1089611 A1 SU1089611 A1 SU 1089611A1 SU 813290086 A SU813290086 A SU 813290086A SU 3290086 A SU3290086 A SU 3290086A SU 1089611 A1 SU1089611 A1 SU 1089611A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
register
block
counter
Prior art date
Application number
SU813290086A
Other languages
English (en)
Inventor
Иван Васильевич Кузьмин
Лев Александрович Шарейко
Анатолий Иванович Ворожко
Валерий Васильевич Бачериков
Андрей Андреевич Козак
Петр Дмитриевич Кузнецов
Юрий Матвеевич Педос
Original Assignee
Предприятие П/Я Р-6076
Винницкий политехнический институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6076, Винницкий политехнический институт filed Critical Предприятие П/Я Р-6076
Priority to SU813290086A priority Critical patent/SU1089611A1/ru
Application granted granted Critical
Publication of SU1089611A1 publication Critical patent/SU1089611A1/ru

Links

Landscapes

  • Television Signal Processing For Recording (AREA)

Description

Изобретение относитс  к 1 Нформационно-вычислительной технике и может быть исполь:5овано в системах па релачи текстопо-графической информац Известна система передачи тексто во-графической информации, содержаП1а  считыватель, каналообразугош.ую аппаратуру и удален 1ые термршалы El Недс5статок известной системы заключаетс  в значительном времени передачи информации, так как передаютс  все строки отображени  иьфор мации, в том числе повтор ющиес . Наиболее близким к пр-едлсгаемому по технической сущности  вл етс  устройство дл  передачи чертежнографической информацииj содержащее накопитель диамикрокарт, считывател с блоками разверток, блок преобразо вани  толщины линий вдоль строки и каналообразующую аппаратуру, соединенные последовательно,, а на прие ном конце находитс  терминал с блоком отображени , имеющим низкое раз t 2 „ Недостатком такого устройства  в л етс . также большое врем  обработки отображени  информации, Цель изобретени  - повышение быстродействи  устройства Поставленна  цель достигаетс  тем, что в устройство дл  отображени , текстово-графической информации содержащее последовательно соединенные накопитель, считыватель элемент ИЛИ, инвертор, счетчик и дешифратор последовательно соединенные, модул  тор, демоауп тор блок восстаковлени  и индикатор, первый элемент И первый вход которого соединен с вьзхо дом элемента ИЛИ,,а ньоход - с другим входом счетчика,и синкронизахор,, кото рый подключен к другим входам считы вател  и второму входу первого элемента И, выходы деашфратора соелиноны соответственно с вторым входок элемента ИЛИ ис третьим входом первого Элемента И, введены последовательно соединенные блок исключени  повтор ющихс  строк и блорс aoKpa щени  избыточности:, выход которого подключен к входу модул тора. и -1фо;р« мационный и упрс1Бл ю11 ие входы блокб исключени  повтор ющихс  строк соединены соответственно с выходом элемента ИЛИ и синхронизатором, который соединен с други к. Bxo«aivm блока сокращени  избыточности. . Блок исключени  повтор ющихс  строк содержит последовательно соединенные первый регистрр сумматор по модулю два, второй регистр,, второй элемент И и R5 -триггер, первый вход первого регистра и второй вход CyMT.iaxopa по модулю два  вл етс  информационным входом блока. второй вход первого и второго регистров и второго элеглеита И  вл ют;;  соотвб:;тсгву}о Жглта управл ющими входами блока; второй выход второго регистра сездинеи с вторым входом RS -триггера, Br.Jxoд которого и выход первого регистра  вл ютс  соответсгЕующи .гчИ выхода ми блока., Яа фиг. . представлена функциональна  схема устройства и блока исключе1-Г -   повтор ющихс  строк; на фкг. 2 - функциональна  схема блока сокращени  избыточности: на фиг, 3 функциональна  схема блока восстановлени  . Устройство содержит накопитель 1, сч14тыватель 2, блок 3 исключени  повтор югдихс  строк, блок 4 сокращени  избыточности, соединенные последовательно , синхронизатор 5, соединенный со считывателем 2, блоком 3 исклгочеы .и  и блокс1м 4 сокращени  избыточносТ .И, Выход блока 4 сокращени  избыточности соединен с модул тором б, выход которого соединен с демодул тором 7, Который соединен через блок 8 восстаноБлени  с индикатором 9 (блоком отображени ), Устройство также содержит элемент ИЛИ 10. выход которого соединен с первым элементом И 11, через инвертор 12 с установочным входом счетчика 13, счетный вход которого соединен с выходом элемента И 11, а вьзкоц через дешифратор 14 с входами элеме-Н7-а ИЛИ 10 и входом элемента И 11, ВТО.РОЙ вход элемента ИЛИ 10 соединен со считывателем 2, а вход элемента И 11 с первым выходом синхронизатора 5с Блок 3 исключени  повтор ющихс  строк содержит первый регистр 15, выход которого соединен с входом сумматора 16 по модулю два, второй вход которого соединен с входом первого регистра 15, а выход - с уста|-Ю1эочным входом второго регистра 17. Тактовый ВХО..П второго регистра 17 с  ыхолом строчных сикхроимпульасз синкрогенератора 5 и вторык элемектом И 18, Второй вход элесленУа И 18 соединен с инверсным выходом второго регистра 17, пр мой Еход которсго соединен с одним из установленных входов R5-триггера 19, Второй вход которого соединен с выходом элемента И 13, Выход первого регистра 15 и триггера 19 соединен с блоком 4 сокращени  избыточности . Сдвиговый ВХОДпервого региатра 15 соединен с .вторым выходом; Блол 4 сокращени  избыточности (см, фкГа 2) содержит блок 20 кодировани  длик серий, вход которого соединен с выходом регистра 15 блока . 3 а выход - с входом блока 21 аам. ти, выход которого соединен с входом глодул тора б. Вход тактовых сигналов записи блока 21 пам ти соединен с выходом тактовых сигналов записи блока 20 кодировани  длин серий и входом суммировани  реверсивного счетчика 22, выходы которого соединены с входами дешифратора 23, выход переполнени  которого соединен с входом элемента И 24, и через инвертор 25 с элементом И 26, второй вход элемента И 24 соединен с выходом строчных синхроимпульсов синхронизатора 5. Выходы элементов И 24 и 26 соединены с установочными входами триггера 27, выход которого через элемент ИЛИ 28 соединен с входом запрета блока 20 кодировани  длин серий.
Второй выход триггера 27 соединен с входом элемента И 29. Второй вход элемента ИЛИ 28 соединен с выходом триггера 19 блока 3, второй вход элемента И 29 соединен с выходом строчных синхроимпульсов синхронизатора 5 а выход элемента Н 29 соединен со счетным входом счетчика 30, выход которого соединен с блоком 31 сравнени . Выход блока 31 сравнени  соединен с вторым входом элемента И 26, а второй вход блока 31 сравнени  с выходом счетчика 32, счетный вход которого соединен с выходом строчных синхроимпульсов синхронизатора 5 . Установочный вход счетчика 32 соединен с выходом кадровых синхроимпульсов синхронизатора 5, а установочный вход счетчиков 30 и 22 соединен с выходом блока 33 управлени , кроме того, выход строчных синхроимпульсов и второй выход синхронизатора 5 соединены с управл ющими входами блока
20кодировани  длин серий, а вход тактовых сигналов считывани  блока
21пам ти соединен с входом йычитани  реверсивного счетчика 22, входом тактовых сигналов модул тора 6 и выходом элемента ИЛИ 34, входы которого соединены с выходом тактовых сигналов передачи синхронизатора 5 и входом блока 33 управлени ,
с которым также соединен выход О и выход переполнени  дешифратора 23
Блок 20 кодировани  длин серий содержит формирователь 35, вход которого соединен с выходом регистра 15 блока 3 исключени , а выход через элемент ИЛИ 36, с входом элемента И 37 и через элемент 38 задержки с входом очистки счетчика 39 Счетный.вход счетчика 39 соединен с вторым выходом синхронизатора 5, а выходы - через перекодироночную матрицу 40 с установочными входами регистра 41 и счетчика 42, входы записи которых соединены с выходом элемента И 37, а счетный вход счетчика 42 и вход импульсов сдвига регистра 41 соединены с входомэлемента ИЛИ 43 и выходом элемента И 44, один из выходов которого соериней с выходом указател  очистки счетчика 42 и входом разрешени  фov мировател  45, а второй вход - с выходом генератора 46, с которым также соединен тактовый вход формировател  45, выход которого через элемент ИЛИ 47 соединен с входом блока 21 пам ти , а второй вход элемента ИЛИ 47 соединен с выходом регистра 41, Выход тактовых сигналов формировател  45 соединен через элемент ИЛИ 43 с входом тактовых сигналов записи блока 21 пам ти, а вход запуска формировател  45 соединен с выходом элемента И 48, один вход которого соединен с другим входом элемента ИЛИ 36 и выходом строчных синхроимпульсов синхронизатора 5, а второй вход соединен с вторым входом элемента И 37 и выходом элемента ИЛИ 28.
Блок 8 восстановлени  содержит блок 49 выделени  строчных сигналов, вход которого соединен с входом регистра 50 и выходом демодул тора 7, тактовый вход с входом импульсов сдвига регистра 50 и тактовым выходом демодул тора 7, а выход - с входом очистки счетчика 51 и установочным входом триггера 52.
Параллельные выходы регистра 50 через перекодировочную матрицу 53 соединены с установочными входами счетчика 51 и одними из входов мультиплексора 54, с вторыми входами которого соединен формирователь 55 кода единицы. Параллельные выходы счетчика 51 соединены с входом дешифратора 56 нулевого состо ни , выход которого соединен с одним из входов элемента Р{ 57, второй вход которого соединен с выходом генератора 58 тактовых импульсов, а выходс тактовым входом счетчика 51, входом элемента ИЛИ 59 и входом элемента 60 задержки.
Счетный вход триггера 52 соединен с выходом указател  установки кода перекодировочной матрицы 53, а выходы через формирователи 61 и 62 соединены соответственно с входом элемента ИЛИ 59 и входом разрешени  установки счетчика 51.
Выходы мультиплексора 54 соединены с входами накапливающего сумматора 63, тактовый вход которого соединен с выходом элемента ИЛИ 59, вход очистки с выходом блока 49 выделени  синхроимпульса и входом счетчика 64, Выходы счетчика 64 и выходы накапливающего сумматора 63 соединены соответственно с адресными входами столбцов блока отображени , выход элемента 60 задержки соединен с входом разрешени  записи блока отображени  Управл ющий вход мультиплексора 54 соединен с одним из выходов триггера 52 ..
Блок 9 отображени  содержит дешифраторы 65 и 66 строк и столбцов, входы которых соединены с выходами счетчика 64 и сумматора 63., а выкоды через высоковольтные ключи 67 с матричной газоразр дной индикато1рной панелью 68.
Устройство работает следуюгдим образом.
Микроноситель информации с накопителем i поступает в считыватель 2 Доставка микроносител  осуществл етс  с помощью автоматических устройст ( не показаны). В качестве считывател  2 в данном устройстве наиболее удобен считыватель телевизионного типа на электроннолучевой трубке. Считыватель 2 преобразует аналоховуга информацию, записанную на. Ш1кро ыосителе,в двухуровневый сигнал, например уровень 1 темные области, а уровень О светлые области. Дл  уменьшени  времени зан тости абонентом всего устройства в качестве блока 9 отображени  используют экран с внутренней пам тью ка ка,др. В качест ве такого экрана удобнее всего исползовать матричную газоразр дную индикаторную панель (ГИП), котора  имеет способность запоминать записанную в нее информацию, пока имеетс  напр жение питани , но она имеет низкую разрешающую способность (512 512 элементов), Считывание с такой разpemaicKseft способгюстью ухудшает качество изображени  j так как возможны пропуски тонких линий. Дл  исключени  этого дву гуроввевый скгна  со считывател  2 поступает на вход элемента ИЛИ 10, с выхода которого поступает на вход элемента И lip на гг :оторый также поступают ил-гпульсы с Синхронизатора 5 с числом в строке, превышающий разрешающую способность индикаторной панели 68 блока 9.
Если поступающий видеосигнал соответствует 1 (ликик) , с выхода элемента И 11 по вл ютс  имгзульсЫ которые измен ют состо ние счетчика 13, и на выходе дешифратора 14
по вл етс  i , котора  поступает
на второй вход элемента ИЛИ 10с Когда счетчик 13 отсчитает определенное число импульсов,, завис щее от того, во сколько раз разрешак ца  способность считывател  2 превышает разреш 1-ОЕаую способность панели 68., на обоих ззыходах дешифратора 14 по витс  О; в результате чего элемент И 11 закроетс  и счетчик 13 прекратит измен ть с;вое состо ние„ По окончании уровн  1 в видеосигнале, если он окончилс:  еще до по влени  О на выходе дешифратора , то сразу после по влени  О на выходе дешифратора на вькоде
элемента ИЛИ 10 по витс  О, кото
рый через инвертор 12 установит счет
чик 13 в исходное состо ние, Преобразованьшй видеосигнал снимаетс  с выхода элемента ИЛИ 10 и поступает в блок 3 исключени  повтор ющихс  строк на вход сдвигового регистра15 и на один из входов сумматора 16 по модулю два. На тактовый вход сдвига регистра 15поступают импульсы с синхроникатора 5 с числом в период строки ; paвны 5 разрешающей способности пакелк 68,
Регистр j,5 выбираетс  емкостью на одну строку (панели 68), в результате чего с выхода регистра 15 снимаетс : видеосигнал, задержанный на одну.строку, и поступает на второй вход cyMv aTOpa 16, где суммируетс  по модулю два с текущей строкой , С выхо.ца сумматора 16 результирукщив сигнал поступает на установочный вкод регистра 17, на тактовый вход которого поступают строчные си 1хрои лпульсы. Ес-чи сигнал в строках не измен етс ; то установки регистра 17 Б О ке происходит и через несколько одинаковых строк на выходе регистра 17 по вл етс  1, выходе триггера 19 - сигнал запрещени  кодировани , который поступает. На блов: 4 сокращени  избыточности Число разр дов в регистре 17 равно числу строк, необходимых дл  разделени  строк текста без ухудшени  Боапри ти  (дл  индикатора достаточно .3),
Таким образом блок 3 исключени  : Г):озтор :ющи. строк исключает из воспро .чзведени  и передачи строки, не несущие новой информации,, в том числе и чисто бе.пые, за исключением нескольким первых. При по влении строки с новой информацией на выходе сумматора 16 по витс  1, котора  сбросит регистр 17 в исходное состо ние, и первый следу1С1Щий строчный- синхроимпульс сбросит через элемент И 18 триггер 19 в исходное состо ние и на блок сокре щени  избыточности выдаетс  сигнал разрешени  кодировани , С выхода регистра 15 видеосигнал по-ступает на езлок 20 кодировани  длин серий, который кодирует серии видеосигнатга одним из методов, в данном, случае оптима.пьным неравномер шм кодоМо В1-щессигн,ал поступает ка форГ .даровэтель 35 и одновременно на счетный вход счетчика 30 поступают тактовые импульсы с частотой, ра.зной раз™ решающей способностг- панели 68 бло Kci 9 отобракегш , счетчик 39 подсчитывает ЧИС.ЯО зтйх иг стульсов. При возникновекик дврепада в сигнале, т.е. при окснчанки сери  единиц шли нулей, формирователь 35 через элемент ИЛИ 36 и элемент И 37 дает сигнал на запись ;;11формации в регистр 41 и счетчик 42, На входы регистра 41 поступает код .lua-jHM серий; записанный в счетчике 39 и преобразованный матрицей 40 в соответствующий код. На входы счетчика 42 поступает с матрицы 40 двоIичный код, равный числу разр дов дан ного кода. После записи информации в регистр 41 исчетчик 42 сигнал с выхода элемента ИЛИ 36, пройд  элемент 38 задержки, где он задерживаетс  на врем  записи кода, очистит счетчик 42, который начнет подсчитывать длительность следующей серии нулей или единиц видеосигнала. После записи кода в счетчик 42 на выходе указател  очистки по витс  сигнал 1, который откроет элемент И 44, на котороый поступают тактовые импульсы с генератора 46, превышающие частоту тактовых импуль .сов счетчика 39 во столько раз, чтобы обеспечить вынесение кода с ре|Гистра 41 до окончани  следующей серии, С выхода элемента И 44 тактовые импульсы поступают на вход регистра 41, в результате чего на его выходе будет по вл тьс  преобразован ный код длины серий в последовательной форме, который через элемент ИЛИ 47 поступает на вход блока 21 пам ти одновременно на тактовый вход записи блока 21 будут поступать импульсы записи с выхода элемента И 44 через элемент ИЛИ 43. Одновременно с вынесением информации из регистра 41 на вход счетчика 42, работающего в режи ме вычитани , будут поступать тактовые иг тульсы, под действием которых счетчик 42 будет постепенно очищатьс . После вынесени  из регистра 41 числа разр дов, равных длительности кода, счетчик 42 очиститс , сигнал указател  очистки счетчика закроет элемент И 44, в результате чего вынесение прекратитс . По окончании следующей серии цикл вынесени  повт р етс . При поступлении строчного синхроимпульса с синхронизатора 5 он передним фронтом через элемент ИЛИ 36 аналогично сигнашу формирова тел  35 запишет код последней серии и одновременно задним фронтом через элемент И 48 даст сигнал на запуск формировател  45 кода строчного син хросигнала. Но на формирователь 45 ранее поступит сигнал запрета со счетчика 42, поэтому он запуститс  только после очистки счетчика 42, т.е, после вынесени  кода последней серии. Ло приходу со счетчика 42 си нала указател  очистки под воздейст вием тактовых импульсов генератора 46 формирователь 45 через элемент ИЛИ 47 выдает код строчного синхросигнала и одновременно через элемен ИЛИ 43 выдает тактовые сигналы запи си этого кода, которые поступ т на вход тактовых сигналов записи блока 21 пам ти и одновременно на вход суммировани  реверсивного счетчика 22, После отсчета определенного числа импульсов записи, равного объему блока 21 пам ти, без части, достаточной дл  записи одной кодированной строки, на выходе дешифратора 23 по витс  сигнал переполнени  блока 21 , который откроет элемент И 24 и закроет элемент И 26 через инвертор 25, Строчный синхроимпульс через элемент И 24 опрокинет триггер 21 к через элемент ИЛИ 28 на блок 20 кодировани  длин серий поступит сигнал запрещени  кодировани , одновременно триггер 27 запрет элемент И 29 и счетчик 30 кодированных строк прекратит счет синхроимпульсов. Сигнал запрета кодировани  закроет элементы И 37 и 48, в результате чего вынесение из блока 20 кодировани  . длин серий прекратитс . При первом по влении сигнала переполнени  блок 33 управлени  откроет элемент ИЛИ 34, Тактовые сигналы с синхронизатора 5 с частотой, равной скорости вынесени  сигнала, и элемент св зи через элемент ИЛИ 34 поступ т на вход вынесени  блока 21 пам ти, на вход вычитани  реверсивного счетчика 22 и одновременно на синхронизирующий вход модул тора 6, Выносимый сигнал с блока 21 пам ти через модул тор 6 поступит в линию. При исчезновении сигнала переполнени  элемент И 26 откроетс , а элемент И 24 закроетс . При совпадении номеров строк в счетчике 32 строк и в счетчике 30 кодированных строк сигнал с блока 31 сравнени  возвратит триггер 27 в исходное состо ние и блок 20 кодировани  длин серий продолжит свою работу до поступлени  сигнала запрета кодировани  с блока 3 исключени  или триггера 27, После окончани  кодировани  всех строк счетчик 30 окажетс  в таком состо нии, в каком не может оказатьс  счетчик 32, так как он периодически очищаетс  кадровым синхроимпульсом. В блок 21 пам ти прекратитс  поступление информации, но будет продолжатьс  ее вынесение, в результате чего блок 21 пам ти постепенно очиститс , сигнал нулевого состо ни  с дешифратора 23 поступит на блок управлени , который запретит поступление тактовых импульсов на блок 21 пам ти и модул тор 6, При поступлении следующего кадра изображени  в считыватель 2 блок 33 управлени  очистит счетчик 30 и 22, в результате чего цикл кодировани  повторитс . С выхода модул тора 6 кодированный сигнал по линии св зи поступит в демодул тор 7, с выхода которого поступит на входы регистра 50 и блока 49 выделени  синхросигнала, .Регистр 50 и блок 49 выделени  так тируютс  тактовыми импульсами с демодул тора 1, При поступлении синхросигнала на выходе блока 49 выделени  по витс  сигнал, который очистит сумматор 63, триггер 52, счетчик 51 и одновременно увеличит состо ние счетчика 64 на единицу. После занесени  в регистр 50 оптимального неравномерного кода длины серии на выходе перекодировочной матрицы 53 по витс  сигнал, который перебросит триггер 52 в исходное состо ние.
Если перед этим была перва  сери  или был строчный синхросигнал (триггер 52 был в нулевом состо нии один из выходов триггера 52 подключит через мультиплексор 54 выходы матрицы 53 к входам накапливающего сумматора 63, на входах которого окажетс  двоичный код длины серий о
Одновременно противоположный выход триггера 52 с задержкой, необходимый дл  устойчивого по влени  кода на выходах сумматора 63, через формирователь 61 и элемент ИЛИ 59 дает сигнал на запись этого кода в сумматор 63. При по влении в регистре 50 следующего кода,  вл ющегос  кодом черного, триггер оп ть установитс  в состо ние О, в результат чего к входам cy /Iмaтopa 63 подключаютс  выходы формировател  55 кода единицы. Одновременно триггер через формирователь 62 дает сигнал на за ..j L......a; J I
L. ЧА- p-Tl М
™„,.„ 11
П I 4«...f 44,---...-.-4™
Aimlr lf :- 4f.JfJ .. I
f3 ...„.-А I I
пись двоичного кола длины серии в счетчике 51,. работающий в режиме вычитани ,, 3 результате чего на выходе деищфратора 56 по витс  сигнал, который откроет элемент И 57„ Тактовые CHPHajHj с генератора 58 через элемент И 57 поступ т на вход счетчика 51 и одновременно через элемент ИЛИ 59 на зход записи сумматора 63 и аход записи ключей 67 блока 9 отображ е и и   . К ажр,ы м тактовым сигналом состо ние счетчика 51 будет уменьшатьс  на единицу, а сумматора 63 увеличиватьс  на единицу. Одновременно тактовые сигналы будут лазать сигнал на запись точки нэ панели 68, адрес сгроки которой находитс  в счетчике; 64., а столбца - в сумматоре 63,
После; очистки счетчика 51 на выходе дешифратора 56 исчезнет сигнал, э результате чего прекратитс  поступление тактовых им:пульсов. при этом На панели 68 окажетс  число точек, равное длине черной серии,
Применение предлагаемого устройства позвол ет повысить эффективность АСУ, так как обеспечивает считывание с большей раэрешазодей способностью по ка,цру, чем разрешающа  способ ность экрана,, уменьшение времени обращени  к системе,., что позвол ет включить в систему большее числе теркшналов .
-т--I
;5Е;:
1. Г .
i;ivb -j3 a
-::::Jv: (pu(.2
Vue. 3

Claims (2)

1. УСТРОЙСТВО ДЛЯ ОТОБРАЖЕНИЯ ТЕКСТОВО-ГРАФИЧЕСКОЙ ИНФОРМАЦИИ, содержащее последовательно соединенные накопитель, считыватель, элемент ИЛИ, инвертор, счетчик и дешифратор, последовательно соединенные модулятор, демодулятор, блок восстановления и индикатор, первый элемент И, первый вход которого соединен с выходом элемента ИЛИ, а выход - с другим входом счетчика, и синхронизатор, который подключен к другим входам считывателя и второму входу первого элемента И, выходы дешифратора соединены соответственно с вторым входом элемента ИЛИ и третьим входом первого элемента И, о т л и чающееся тем, что, с целью повышения быстродействия, оно со;держит последовательно соединенные блок исключения повторяющихся строк и блок сокращения избыточности, выход которого подключен к входу модулятора, информационный и управляющие входы блока исключения повторяющихся строк соединены соответственно с выходом элемента ИЛИ и синхронизатором, который соединен с другими входами блока сокращения избыточности.
2. Устройство по п.1, отличающее с я тем, что блок исключения повторяющихся строк содержит последовательно соединенные первый регистр, сумматор по модулю два, вто- § рой регистр, второй элемент И и RS -триггер, первый вход первого регистра и второй вход сумматора по модулю два являются информационным входом блока, второй вход первого и второго регистров и второго элемента И являются соответствующими управляющими входами блока, второй выход второго регистра соединен с вторым входом RS -триггера, выход которого и выход первого регистра •являются соответствующими выходами блока.
SU,,,. 1089611 >
SU813290086A 1981-05-26 1981-05-26 Устройство дл отображени текстово-графической информации SU1089611A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813290086A SU1089611A1 (ru) 1981-05-26 1981-05-26 Устройство дл отображени текстово-графической информации

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813290086A SU1089611A1 (ru) 1981-05-26 1981-05-26 Устройство дл отображени текстово-графической информации

Publications (1)

Publication Number Publication Date
SU1089611A1 true SU1089611A1 (ru) 1984-04-30

Family

ID=20958739

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813290086A SU1089611A1 (ru) 1981-05-26 1981-05-26 Устройство дл отображени текстово-графической информации

Country Status (1)

Country Link
SU (1) SU1089611A1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4911504A (en) * 1988-07-20 1990-03-27 Kennametal Inc. Cutter bit and tip

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1.Патент JP № 49-47970, кл. G 06 F 15/40, 1974. 2,Авторское свидетельство СССР 4S2736, кл. G 06 F 3/14, 1975 (прототип). 1 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4911504A (en) * 1988-07-20 1990-03-27 Kennametal Inc. Cutter bit and tip

Similar Documents

Publication Publication Date Title
US4325085A (en) Method and apparatus for adaptive facsimile compression using a two dimensional maximum likelihood predictor
US4396947A (en) Apparatus for encoding of information
US4337483A (en) Text video-transmission system provided with means for controlling access to the information
US5504823A (en) Image data partitioning circuit for parallel image decoding system
FI75072B (fi) Dataoeverfoeringssystem.
US4597010A (en) Video data transmission
EP0199088B1 (en) Method and apparatus for modifying a run-length limited code
US3483317A (en) Selective encoding technique for band-width reduction in graphic communication systems
JP2592378B2 (ja) フォーマット変換器
NO124659B (ru)
MY114724A (en) Apparatus and method for encoding and decoding digital video data operable to remove noise from subtitle data included therewith
EP0133726A1 (en) Video translation system for translating a binary coded data signal into a video signal and vice versa
US4259693A (en) Device for compressing binary signals
KR100385404B1 (ko) 영상신호처리회로
DK158433B (da) Fremgangsmaade og anlaeg til sikret udsendelse og modtagelse af videoinformation, isaer til fjernsyn
JP3224060B2 (ja) 可変長デコーダのための2段バッファを有するデコーダ装置および方法
SU1089611A1 (ru) Устройство дл отображени текстово-графической информации
EP0212905B1 (en) Decoding apparatus for image code
EP0229379A2 (en) Digital picture signal coding/decoding circuit
US4974225A (en) Data receiver interface circuit
EP0130998A1 (en) Ternary encoding and decoding of digital data
Bisignani et al. The improved gray scale and the coarse-fine PCM systems, two new digital TV bandwidth reduction techniques
SU1102052A1 (ru) Устройство дл кодировани двухградационных телевизионных изображений
US20040049592A1 (en) Method of clock recovery in a TMDS repeater
JPS5883473A (ja) 画信号符号化方式