SU1084776A1 - Устройство дл обмена информацией - Google Patents

Description

ми первого и второго элементов И-ИЛИ выходы которых соединены соответственно с единичнымвходом триггера и вычитающим входом счетчика, группа входов установки которого подключена к группе выходов узла набора кода а выход - к первому нулевому входу триггера, второй нулевой вход которого и вход сброса счетчика соединены с вторым входом блока коммутации, выход второго узла шинных формирователей соединен через третий и четвертый формирователи импульса соответственно с третьими пр мыми входами первого и второго элементов И-ИЛИ, четвертый и п тый пр мые входы которого соединены с выходом триггера, управл ющим входом узла элементов И, вторым входом первого элемента И и через п тый формирователь И1утульса с управл ющим входом .счетчика, четвертый и п тый пр мые входы первого элемента И-ИЛИ подключены соответственно к выходам первого и второго дешифраторов команд, первые входы второго и третьего элементов И соедин ны соответственно с выходами второго и первого формирователей импульса, вторые входы - с йыходом триггера, а выходы  вл ютс  соответственно вторым и первым выходами блока коммутации, причем в блоке управлени  группа выходов реверсивного счетчика подключена к группам входов первого и второго дешифраторов , суммирующий и вычитающий входы - соответственно к выходам первого и второго элементов И-ИЛИ и к третьему и четвертому выходам блока управлени , а вход сброса - к выходу кнопки сигнала Сброс, второму ВЫХОДУ блока управлени  и входам сброса первого, второго и третьего триггеров , группы информационных входов

первого и второго узлов элементов п соединены с первой группой входов блока управлени , а группы, выходов  вл ютс  соответственно третьей и второй группами выходов блока управлени , перва  и втора  группы информационных входов узла элементов И-ИЛИ  вл ютс  соответственно третьей и второй группами входов блока управлени , группа выходов соединена с первой группой выходов блока управлени  , а управл ющий вход подключен к первому входу блока управлени , инверсным входам элемента И, первс го второго и третьего элементов И-ИЛИ, инверсным управл ющим входам второго узла элементов И и второго дешифратора , пр мым управл ющим входам первого дешифратора, первого узла элементов И и первым пр 1и1ым входам первого , второго и третьего элементов И-ИЛИ, выход которого  вл етс  п тым выходом блока управлени , второй пр мой вход соединен с единичным выходом первого триггера, а третий пр мой вход - с нулевым выходоми информационным входом второго триггера, синхронизирующий вход которого подключен к выходу второго дешифратора и пр мому входу элемента И, выходом соединенного с установочным входом третьего триггера, выход которого  вл етс  первым выходом блока управлени , нулевойвыход первого триггера соединен со своим информационным входом, синхронизирующий вход первого триггера подключен к выходу первого дешифратора, вторые пр мые входы первого и второго элементов И-ИЛИ соединены соответственно с вторым и п тым входами блока управлени , а третьи пр мые входы г- соответственно с четвертым и третьим входами блока управлени .

Изобретение относитс  к области вычислительной техники и может быть использовано в вычислительных системах автоматизации научных исследований .;

Известны- устройства дл  обмена ин | ормации , содержащие центральный процессор (ЦП) и адаптер канал-объект, причем первый канал ввода-вывода(ЦП) подключен к внешней пам ти (вп), к второму каналу ввода-вывода ЦП подключена перва  шина адаптера каналобъект , втора  шина которого  вл етс  шиной ввода-вывода всего устрсэйства . Адаптер канал-объект состоит из

первого и второго блоков управлени , а также блока буферной пгш тр, перва  шина первого блока управлени   вл етс  первой шиной адаптера канал-объект , при этом втора  шина первого блока управлени  соединена с

первой шиной второго блока управлени , причем втора  шина второго блока управлени   вл етс  второй шиной

адаптера, кроме того, перва  и втора  шины блока буферной пам ти соединены с третьими шинами первого и второго блоков управлени  соответственно. В устройстве реализуетс  три режима обмена: между внешним объектом ГВО) и адаптером - непрерывный цифровой поток в течение всего сеанса .обмена; между адаптером и ЦП - файлы данных не длиннее объема пам ти; между ЦП и ВП - файлы данных не длин нее единичного объема физического но сител  этой пам ти. При вводе информации от ВО на ВП цифровой поток от ВО поступает в адаптер и через второ канал ввода-вывода ЦП поступа|от в пд м ть ЦП. Из пам ти ЦП данные через второй канал ввода-вывода вывод тс  дл  записи на ВП. При этом предполагаем , что скорость цифрового потока ВО не превосходит скорости цифрового потока при передаче от ЦП к ВП и обратно. Вывод информации из ВП на ВО орга низуетс  в обратном пор дке l . Недостатками этого устройства  вл ютс  сложность, большое врем  ввода-вывода и большой объем б|1ока буферной пам ти. , . Наиболее близким к изобретению  вл етс  устройство дл  сопр жени , содержащее блок св зи с каналом ввода-вывода , первые выходы и вход кото рого соединены соответственно с первыми входом и выходом блок коммута ции, вторые вход и выход которого через блок буферной пам ти подключены к первым выходу и входу блока св зи с абонентами, вторые и третьи входал и выходы  вл ютс  соответствующими входами и выходами устройства, а группа управл ющих входов подключена к первой группе выходов блока управлени  коммутацией, перва  группа входов которого соединена с выходами блоков дешифрации адреса и команд, а вторые группы входов и выходов  вл ютс  соответственно группами вхо дов и выходов устройства, выход блока буферной пам ти соединен с входами блоков дешифрации адреса и команд и входом блока управлени  коммутацией . Блок коммутации содержит .группу элементов и и группу элементов ИЛИ, а блок управлени  коммутацией - две группы элементов ИЛИ, группу триггеров и группу элементов И 2j . Недостаток известного устройстзаа низка  пропускна  способность, поскольку обмен между ЦВМ и отдельным абонентом осуществл етс  под управлением ЦВМ. Целью изобретени   вл етс повышение пропускной способности устройства . , /, Поставленна  цель достигаетс  тем что в устройство, содержащее блок коммутации, первые группы входов и выходов которого  вл ютс  соответственно первыми группс1ми инфорглациовных входов и выходов устройства, блок управлени / первый, второй и третий входы и первый выход которого  вл ютс  соответственно входом режима , входом синхронизации, входом команды и выходом синхронизации устройства , и блок пам ти, группа информационных выходов которого подключена к первой группе входов блока управлени , первым входом и вторым выходом соединенного соответственно с лервым и вторым входами блока коммутации, причем блок коммутации включает два дешифратора команд и три элемента И, а блок управлени элемент И, два дешифратора, первый узел элементов И и три триггера, введены в блок коммутации три узла шинных формирователей, узел набора кода/два элемента И-ИЛИ, счетчик, п ть формирователей импульса, узел элементов И-ИЛИг узел элементов И и триггер, а в блок управлени  - узел элементов И-ИЛИ, второй узел элементов И, три элемента И-ИЛИ, реверсивный счетчик и кнопка сигнала Сброс, причем перва  группа выходов и третий и четвертый выходы блока управлени  подключены соответственно к группе информа1ционных входов и входам управлени  записью и считыванием блока пам ти, п тый выход  вл етс  выходом прерывани  устройства , вторые группы входов и выходов соответственно вторыми группами ин .формационных входов и выходов устройства , а третьи группы входов и выходов и четвертый и п тый входы соединены соответственно с вторыми группами , выходов и входов и первым и вторым выходами блока коммутации, причем в блоке коммутации группы входов первого и второго узлов шинных формирователей соединены с соответствующими шинами первой группы входов блока коммутации, группа информационных входов узла элементов И соединена с группой выходов первого узла шинных формирователей и группой входов первого дешифратора команд, а группа выходов  вл етс  второй группой выходов блока коммутации, перва  группа информационных входов узла элементов И-ИЛИ соединена с групйой выходов второго узла шинных формирователей и группой входов второго дешифратора команд, втора  группа информационных вхопов  вл етс  второй группой входов блока коммутации, а группа выходов через третий узел шинных формирователей соединена с первой группой выходов блока коммутации, инверсные и первые пр мые входы первого и второго элементов И-ИЛИ соединены с первым входом блока коммутации и первым входом первого элемента И, выход которого соединен с управл ющим входом узла элементов И-ИЛИ, выход первого узла шинных формирователей соединён через первый и второй формирователи импульса соот ветственно с вторыми пр мыми входами первого и второго элементов И-ИЛИ выходы которых соединены соответственно с единичным входом триггера и вычитающим входом счетчика, группа входов установки которого подключена к группе выходов узла набора ко ha, а выход - к первому нулевому входу триггера, второй нулевой вход которого и вход сброса счетчика соединены с вторым входом блока коммута ции, выход второго узла шинных форми рователей соединен через третий и четвертый формирователи импульса соответственно с третьими пр мыми входами первого и второго элементов И-ИЛИ четвертый и п тый пр мые входы которого соединены с выходом триггера , управл ющим .входом узла .элементов И, вторым входом первого элемента И и через п тый формирователь импульса с управл ющим входом счетчика , четвертый и п тый пр мые входы первого элемента И-ИЛИ подключены соответственно к выходам первого и второго дешифраторов команд, первые входы второго и третьего элементов И соединены соответственно с выходами второго и первого формирователей импульса , вторые входы - с выходом триггера, а выходы  вл ютс  соответственно вторым и первым выходами бло ка коммутации, причем в блоке управлени  группа выходов реверсивного счетчика подключена к группам входов первого и второго дешифраторов, суммирующий и вычитающий входы - соответ ственно к выходам первого и второго элементов И-ИЛИ и к третьему и четвертому выходам блока управлени , а вход сброса - к выходу кнопки сигнала Сброс, второму выходу блока управлени  и входам сброса первого, второго и третьего триггеров, группы информационных входов первого и второго узлЬв элементов И соединены с первой группой входов блока управлени , а группы выходов  вл ютс  соответственно третьей и второй группами выходов блока управлени , перва  и втора  группы информационных входов узла элементов И-ИЛИ  вл  ютс  соответственно третьей и /второй группами входов блока уп .равлени , группа выходов соединена с первой группой выходов .блока управлени , а управл ющий вход подключен к первому входу блока управлени , инверсным входам элемента И, первого, второго и третьего элементов И-ИЛИ, инверсным управл ющим вхо дом второго узла элементов И и второго дешифратора, пр мым управл ющим входам первого дешифратора, первого узла элементов И и первым пр мым вхо дам первого, второго и третьего элементов И-ИЛИ, выход которого  вл етс  п тым выходом блока управлени , второй пр мой вход соединен с единичным выходом первого триггера, а гретий пр мой вход - с нулевым выходом и информационным входом второго триггера , синхронизирующий вход которого подключен к выходу второго дешифратора и пр мому входу элемента И, вы )содом соединенного с установочным рходом третьего триггера, выход которого  вл етс  первым выходом блока управлени , нулевой выход первого триггера соединен со своим информе,ционным входом, синхронизирующий вход первого триггера подключен к выходу первого дешифратора, вторые пр мые входы первого и второго элементов И-ИЛИ соединены соответственно с вторым и п тьлм входами блока управлени , а третьи пр мые входы соответственно с четвертым и третьим входами блока управлени . На фиг. 1 представлена блок-схема устройства; на фиг. 2 и 3 - функциональные схемы блока коммутации и блока управлени ; на фиг. 4 и 5 временные диаграммы работы блока коммутации и распределени  объема пам ти дл  режимов обмена На ВП(фиг.5а и От ВП (фиг. 58). Устройство подключено к ВП клапан 1 ввода-вывода процессора при помощи входной 2 и выходпой 3 интерфейсных шин, образующих первые группы информационных входов и выходов устройства, и содержит (фиг.1 блок 4 пам ти, блок 5 управлени , блок 6 коммутации, шину 7 выхода пре. рывани  устройства, шины 8-11 входа режима, входа и выхода синхронизации и входа команды устройства, входную 12 и выходную 13 шины вторых групп информационных входов и выходов устройства . На фиг. 1 показаны также входные 14 и 15 и выходные 16 и 17 шины первой и третьей групп входов и выходов блока 5 управлени , а также шины 18-20 третьего, четвертого и второго выходов и шины 21 и 22 четвертого и п того входов блока 5 управлени . Блок б коммутации содержит (фиг.2) узлы 23-25 шинных формирователей, узел 26 элементов И-ИЛИ, дешифраторы 27 и 28 команд, узел 29 набора кода, счетчик 30, триггер 31, элементы И-ИЛИ 32 и 33, элементы И 34 36 , узел 37 элементов .И, формирователи 38-42 импульса (одновибраторы). Блок 5 управлени  содержит (фиг.З) реверсивный счетчик 43, дешифраторы 44 и 45,, узел 46 элементов И-ИЛИ, узлы 47 и 48 элементов И, элементы И-ИЛИ 49 - 51, триггеры 52 - 54, элемент И 55 и кнопка 56 сигнала Сброс На фиг. 4 обозначены сигнал 57 Байт послан, сигнал 58 Байт восприн т , сигнал 59 на выходе триггера 31, сигналы 60 смены состо ний счетчика 30, сигнал 61 Запрос от ВП и сигнсш 62 Строб сопровожде ни  от ВП. На фиг. 5 обозначены текущий объем заполненной пам ти блока 4, граничные объемы W и Wj дл  формировани  сигнала Прерывание в режимах На ВП и От ВП, текущее врем  Ь врем  реакции на сигнал Прерыва ние i one / моменты А начала работы во,В-начала обмена ЦП с ВП, С - форми ровани  сигнала Прерывание,D - фор мировани  сигнала Пуск внешнего объ екта. Узлы 26 и 46 содержат элементы 2И-2И-2ИЛИ, первые входы элементов 2И объединены, причем один из них ин вертирующий, и подключены к управл ю щему входу узла, а к вторым входам подключаютс  одновременные линии из состава первой и второй входных шин узла, а выхрд элемента 2И-2И-2ИЛИ ,  вл етс  выходом отдельной линий в группе выходов узла. Узел 29 набора кода может быть выполнен в виде р да перемычек или переключателей, подклю чающих разр дные линии группы выходоз шины к потенциалам Лог. 1 или Лог. О. Одновибраторы 39 и 41 .формируют выходной импульс по заднему фронту входного сигнала ( перепад . 1 - Лог О), Одновибраторы 38, 40 и 42 с инвертирующим входом импульс по переднему фронту входного сигнала. Устройство работает следующим образом . Кнопкой 56 осуществл етс  начгшьный сброс в О, счетчиков 30 и 43 и триггеров 31, , 53 и 54. Б режиме передачи данных от ВО во ВП (режим На ВП) на шине 8 устанав ливаетс  потенциал Лог. 1. Затем по шине 12 устройства начинают посту пать байты данных от ВО, которые через узел 46 подаютс  на шину 16 в {блок 4 пам ти. При этом на шину 9 устройства подаетс  импульс сопровож дени  данных во, который совпадает с началом передачи байта данных. Этот импульс, пройд  элемент И-ИЛИ 49, поступает по шине 18 на вход блока 4 после чего байт данных на шине 16 запоминаетс  в пам ти. Кроме того, импульс сопровождени  данных с выхода элемента И-ИЛИ 49 подаемс  на суй мирующий вход реверсивного счетчика 43, содержимое которого увеличиваетс  при этом на 1. В режиме На ВП когда содержимое реверсивного счетчика 43 станет равным W , на выходе дешифратора 44 устанавлив аетс  потен циал Лог. 1, по фронту установлени  которого триггер 52 переходит .в состо ние Лог. 1. Потенциал Лог.1 посредством элемента И-ИЛИ 51 устанавливаетс  на шине 7 и на входе Прерывание ЦП. После поступлени  сигнала Прерывание .ЦП переходит к подпрограмме записи на ВП файла данных, состо щего из заданного числа байт, причем первый байт файла  вл етс  кодом команды Запись от внешнего объекта, передача которо- . го приводит к установлению потенциала Лог. 1 на выходе дешифратора 28. Интерфейс ЦП и ВП, организованный по методу квитированной передачи, характеризуетс  тем, что начало передачи байта от ЦП сопровождаетс  сигналом идентификации данных канала Инф.К, который снимаетс  1после прихода от ВП сигнала идентификации данных абонента Инф. А данных восприн т (фиг. 4, поз. 57 и 5S), после чего ЦП может сменить байт данных. В режиме передачи от ВП к ЦП указанные функции сигналов Инф. А и Инф. К мен ютс . По переднему фронту сигнала Инф. А одновибратор 38 формирует импульс, который при наличии потенциала Лог. 1 на выходе дешифратора 28 поступает с выхода элемента И-ИЛИ 32 на вход триггера 31 и переводит его в состо ние Лог. 1 (фиг. 4, поз.59}. По переднему фронту установлени  потенциала Лог 1 одновибратор 42 формирует сигнал записи начального , кода в счетчик 30. Код подаетс}| с узла 29 и  вл етс  двоичной записью указанного числа заданных байтов файла. Смена состо ни  счетчика 30 производитс  импульсом, формируемым по заднему фронту сигнала Байт послан одновибратором 39 ипоступающим на вход счетчика 30 с выхода элемента И-ИЛИ 33, при этом содержимое счетчика 30 уменьшаетс  на 1. С приходом импульса считывани  последнего байта файла счетчик 30 формирует сигнал Заем, который сбрасывает триггер 31 в состо ние Лог. О. По потенциалу Лог. О с выхода элемента И 34 узел 26 отключает от группы входов узла 25 шину 17 и подключает к ней группу выходов узла 24, т.е. восстанавливает шину 3 данных канала из состава выходной интерфейсной шины канала ввода-вывода ЦП .у При потенциале Лог. 1 на выходе триггера 31 импульсы, формируемые одновибратором 39 и соответствующие заднему фронту сигнала Инф. Л, поступают с выхода элемента И 35 по шине 22 на вход элемента И-ИЛИ 50, с выхода которого подаютс  по шине 19 на вход блока 4 пам ти . Таким образом, к очередному сигналу Инф. К на шине 17 блока 5 убудет выставлен новый байт данных, который и вводитс  во ВП. С выхода элемента И-ИЛИ 50 сигнгш подаетс  .также на вычитаххций вход реверсивного счетчика 43, кг1ждое считывание из блока 4 уменьшает содержимое счетчика 43 на 1, а когда оно достигает значени  Mf , на выходе дешифратора 44 устанавливаетс  потенциал Лог. 1, по фронту которого триггер 52 переходит в ,состо ние Лог.О.. . В режиме От ЙЙ данные от ВП вы вод тс  iJa ВО, при этом на первом входе устройства выставл етс  потенциал Лог. О, а первый байт данных файла данныхг идущего от ВП к ЦП в режиме Чтение ВП,  вл етс  кодом Вывод на во, который дешифрируетс  дешифраторе 27, и аналогично указан ному (с заменой в тексте Инф. А на Инф. К) производитс  установка потенциала Лог. 1 на выходе тригге ра 31, запись начгшьного кода в счеТ чик 30, уменьшение содержимого счетчика 30 вплоть до сигнала Заем и. сброс триггера 31. в данном режиме посредством узлов 37 и 46 шина 15 коммутируетс  на врем  передачи указанного файла данных на шину 16 блока 4 пам ти. Сигнал Запись в пам ть формируетс  по переднему фронту сигНсша Инф. А и с выхода элемента И 36 поступает на шину 21 и дгшее через элемент И-ИЛИ 49 и шину 18 на вход блока 4. Одновременно он подаетс  на сумлирухиций вход реверсивного счетчика 43 и добавл ет 1 к содержимому счетчика, а при достижении значени  NA/ на выходе дешифратора 45 формируетс  потенциал Лог.1 по фронту установлени  которого триг гер 53 переходит в состо ние Лог.О При этом триггер 54 устанавливаетс  в состо ние Лог. 1, потенциал Лог. 1 по шине 10 из блока 5 подаетс  на ВО в качестве сигнала Пуск объекта. После этого на вход устрой ства по шине 11 поступает импульс Запрос от объекта, который подаетс  на вход элемента И-ИЛИ 50, ас его выхода по шине 19 - на вход блока 4, после чего на шине 14 блока 4 выставл етс  байт данных, который поступает через узел 48 на шину 13 и далее на ВО. Сигнал с выхода элсгмента И-ИЛИ 50 поступает также на вычитающий вход реверсивного счетчика 43. Содержимое счетчика 43 начинает уменьшатьс  (фиг.5Б) и когда достигает значени  Щ, на выходе дешифратора 45 формируетс  потенциал ЛогЛ, по фронту которого триггер 53, работакздий в ре2 , переходит в жиме делител  На по инверсному высосто ние Лог. 1 ходу, при этом на шине 7 выставл етс  потенциал Лог. что приводит к прерыванию выполнени  текущей программы ЦП. ЦП организует чтение очередного файла данных из ВП, при этом данные размещсиотс . в блоке 4 пам ти, как было указано. Триггеры 52 и 53 формируют сигнал Прерывание, причем в режиме На ВП этот сигнал выдаетс  при заполнении пам ти до значени  W( и более  чеек пам ти блока 4 (или единиц байт данных), а в режиме От ВП сигнал Прерывание формируетс  при уменьшении заполненного объема пам ти до Wj и менее. Значени  W, и VIу выбираютс  в зависимости от общего объема пам ти блока 4, скорости цифровых потоков ВО и ВП, времени реакции Щ1 на Прерывание и от объема файла данных единичного обмена между ЦП и ВП. Таким образом, в предложенном устройстве в обоих режимах обмена информацией между ВО и ВП передача данных происходит непосредственно между этими устройствгими, мину  ЦП. В режиме На ВП данные от ВО, накопленные в блоке 4 , поступают через блок 6 непосредственно на ВП в сопровождении управл кицих сигналов ЦП, который на это врем  организует передачу фиктивного файла данных на ВП. В режиме От ВП организуетс  передача файла данных от ВП к ЦП, и эти данные поступают на ВО через блок 6. Передача данных без использовани  процессора в качестве буферной пам ти обеспечивает сокращение времени передачи и повыи(ение пропускной способности устройства .I Кроме того, в предлагаемом устройстве обеспечиваетс  сокращение емкости пам ти за счет сокращени  длительности хранени  файлов.

иг.2

Фиг.

Vf

Claims (1)

1. (э7)' УСТРОЙСТВО ДЛЯ ОБМЕНА ИНФОРМАЦИЕЙ, содержащее блок коммутации, первые группы входов и выходов которого являются соответственно первьвли группами информационных входов и выходов устройства, блок управления, первый, второй и третий входы и первый выход которого являются соответственно входом режима, входом синхронизаций, входом команды и выходом ' синхронизации устройства, и блок памяти, группа информационных выходов которого подключена к первой группе входов блока управления, первым входом и вторым выходом соединенного соответственно с первым и вторым входами блока коммутации, причем блок коммутации включает два дешифратора команд и три элемента И, а блок управления - элемент И, два дешифратора, первый узел элементов и и три триггера, о т л и ч а ю щ ее с я тем, что, с целью повышения пропускной способности устройства, в блок коммутации введены три узла шинных формирователей, узел набора кода, два элемента И-ИЛИ, счетчик; пять формирователей импульса, узел элементов И-ИЛИ, узел элементов И и триггер, а в блок управления узел элементов И-ИЛИ, второй узел элементов И, три элемента И-ИЛИ, реверсивный счетчик и кнопка сигнала ”Сброс, причем первая группа выходов и третий и четвертый выходы блока управления подключены соответственно к группе информационных входов и входам управления записью и считыванием блока памяти, пятый выход является выходом прерывания устройст-. ва, вторые ^группы входов и выходов соответственно вторыми группами информационных входов и выходов устройства, а третьи группы входов и выходов и четвертый и пятый входы соединены соответственно с вторыми группами выходов и входов и первым и вторым выходами блока коммутации, причем в блоке коммутации группы входов перво-_о го и второго узлов шинных формирова-® телей соединены с соответствующими шинами первой группы входов блока коммутации, группа информационных рходов узла элементов И соединена с группой выходов первого узла шинных формирователей и группой входов первого дешифратора команд, а группа выходов является второй группой выходов блока коммутации, первая группа информационных входов узла элемен тов И-ИЛИ соединена с группой выходов второго узла шинных формирователей и группой входов второго дешифра тора команд, вторая группа, информационных входов является второй группой входов блока коммутации, а группа выходов через третий узел шинных формирователей соединена с первой группой выходов блока коммутации, инверсные и первые прямые входы первого и второго элементов И-ИЛИ соединены с первым входом блока коммутации и первым входом первого элемента И, выход которого соединен с управляющим входом узла элементов И-ИЛИ, выход первого узла шинных формирователей соединен через первый и второй формирователи импульса соответственно с вторыми прямыми входа gzzwT’· ми первого и второго элементов И-ИЛИ, выходы которых соединены соответственно с единичным' входом триггера и вычитающим входом счетчика, группа входов установки которого подключена к группе выходов узла набора кода, а выход - к первому нулевому входу триггера, второй нулевой вход которого и вход сброса счетчика соединены с вторым входом блока коммутации, выход второго узла шинных формирователей соединен через третий и четвертый формирователи импульса соответственно с третьими прямыми входами первого и второго элементов И-ИЛИ, четвертый и пятый прямые входы которого соединены с выходом триггера, управляющим входом узла элементов И, вторым входом первого элемента И и через пятый формирователь иьтульса с управляющим входом счетчика, четвертый и пятый прямые входы первого элемента И-ИЛИ подключены соответственно к выходам первого и второго дешифраторов команд, первые входы второго и третьего элементов И соединены соответственно с выходами второго и первого формирователей импульса, вторые входы - с выходом триггера, а выходы являются соответственно вторым и первым выходами блока коммутации, причем в блоке уп- , равления группа выходов реверсивного счетчика подключена к группам входов первого и второго дешифраторов , суммирующий и вычитающий входы - соответственно к выходам первого и второго элементов И-ИЛИ и к третьему и четвертому выходам блока управления, а вход сброса - к выходу кнопки сигнала Сброс, второму выходу блока управления и входам сброса первого, второго и третьего триггеров, группы информационных входов первого и второго узлов элементов и соединены с первой группой входов блока управления, а группы, выходов являются соответственно третьей й> второй группами выходов блока управления, первая и вторая группы информационных входов узла элементов И-ИЛИ являются соответственно третьей и второй группами входов блока управления, группа выходов соединена с первой группой выходов блока управления, а управляющий вход подключен к первому входу блока управления, инверсным входам элемента И, первого, второго и третьего элементов И-ИЛИ, инверсным управляющим входам второго узла элементов И и второго дешифратора, прямым управляющим входам первого дешифратора, первого узла элементов И и первым прямым входам первого, второго и третьего элементов И-ИЛИ, выход которого является пятым выходом блока управления, второй прямой вход соединён с единичным выходом первого триггера, а третий прямой вход - с нулевым выходом'и информационным входом второго триггера, синхронизирующий вход которого подключен к выходу второго дешифратора и прямому входу элемента И, выходом соединенного с установочным входом третьего триггера, выход которого является первым выходом блока управления, нулевой выход первого триггера соединен со своим информационным входом, синхронизирующий вход первого триггера подключен к выходу первого дешифратора, вторые прямые входы первого и второго элементов И-ИЛИ соединены соответственно с вторым и пятым входами блока управления, а третьи прямые входы г- соответственно с четвертым и третьим входами блока управления.