SU1080202A1

SU1080202A1 - Device for magnetic recording of digital information

Info

Publication number: SU1080202A1
Application number: SU833570825A
Authority: SU
Inventors: Виктор Серафимович Соловьев; Игорь Васильевич Чуманов
Original assignee: Предприятие П/Я А-7162
Priority date: 1983-03-31
Filing date: 1983-03-31
Publication date: 1984-03-15

Abstract

УСТРОЙСТВО ДЛЯ МАГНИТНОЙ ЗАПИСИ ЦИФРОВОЙ ИНФОР11АЦИИ, содержащее последовательно соединенные кодер, блок записи и головку записи, регистр, информационными входами соединенный с.шинами ввода информации, синхронизирующим входом подключенный к шине синхронизации информации, а первыми выходами подсоединенный к информационным входам первого регистра сдвига, соединенного выходом с информационным входом второго, регистра сдвига, синхронизирующий вход которого подключенк синхронизирующему зходу первого регистра сдвига, синхронизирующему входу кодера, входу счетчика импульсов и к шине тактовой синхронизации, выходом соединенного с информационным входом кодера, и шины синхронизации блоков информации и записи единичного символа, отличающеес тем, что, с целый повышени верности блочной записи информации путем увеличени помехозащищенности блочной синхро- ' низации, в него введены первый и второй формирователи сигналов управлени , триггер, первый, второй и третий элементы ИЛИ, элемент задерж-. ки, элементы ЗАПРЕТ, первый, второй и третий дополнительные элементы ЗАПРЕТ и первый, второй и третий дешифраторы, причем выходы элементов ЗАПРЕТ подключены к входам параллельной записи второго регистра сдвига, к последнему входу параллельной записи которого подсоединена шина записи единичного символа, выход элемента задержки соединен с первым входом второго элемента ИЛИ и с входом синхронизации параллель'ной записи второго регистра сдвига непосредственно, а с входом синхронизации первого регистра сдвига через первый дополнительный элемент ЗАПРЕТ, первый вход первого формировател сигналов управлени подключен к синхронизирующему входу регистра, остальные выходы которого подсоединены к первым входам элементов ЗАПРЕТ, соединенных вторыми входами с выходом третьего элемента ИЛИ и с вторым входом первого дополнительного элемента ЗАПРЕТ, второй вход первого формировател сигналов управлени подключен к первому входу второго формировател сигналов управлени , к шине синхронизации блоков информации и к второму входу второго элемента ИЛИ, выход первого формировател сигналов управле- "ни подсоединен к второму входу вто- 'рого формировател сигналов управлени и через второй дополнительнь^й" элемент ЗАПРЕТ к первому входу первого элемента ИЛИ, соединенного выходом с входом элемента задержки, выход триггера подключен к первому входу третьего элемента ИЛИ и к первому входу третьего дополнительного элемента ЗАПРЕТ, второй вход и выход которого подсоединены соответственно к выходу второго элемента ИЛИ и к установочному входу счётчика импульсов, при этом выход второго формировател сигналов управлени соединен с вторым входом третьего элемента ИЛИ, другие выходы первого формировател сигналов управлени подключены _к(ЛDEVICE FOR MAGNETIC RECORDING OF DIGITAL INFORMATION, containing serially connected encoder, recording unit and recording head, register, information inputs connected with input information buses, synchronization input connected to information synchronization bus, and first outputs connected to information inputs of the first shift register connected with output with information input of the second, shift register, the synchronization input of which is connected to the synchronization clock of the first shift register, synchronizing the input of the encoder, the input of the pulse counter and the clock synchronization bus output connected to the information input of the encoder, and the synchronization bus of blocks of information and recording of a single symbol, characterized in that, with a whole increase in the fidelity of the block information recording by increasing the noise immunity of block synchronization, The first and second control formers, the trigger, the first, second and third elements OR, the delayed element are introduced into it. ki, BAN elements, first, second and third additional BAN elements and first, second and third decoders, with the outputs of the BAN elements connected to the parallel write inputs of the second shift register, the last single character write input connected to the last input of the parallel record, the output of the delay element with the first input of the second OR element and with the synchronization input of the parallel recording of the second shift register directly, and with the synchronization input of the first shift register through the first additional element BREAK element, the first input of the first control signal generator is connected to the synchronization input of the register, the remaining outputs of which are connected to the first inputs of the BANNER elements connected by the second inputs to the output of the third OR element and the second input of the first additional control element are connected to the first input of the second shaper of control signals, to the synchronization bus of information blocks and to the second input of the second element OR, the output of the first shaper the control signals are not connected to the second input of the second control signal generator and, through the second additional STBIT element to the first input of the first OR element connected to the input of the delay element, the trigger output is connected to the first input of the third OR element and the first input of the third additional element BANGE, the second input and output of which are connected respectively to the output of the second OR element and to the setting input of the pulse counter, while the output of the second control signal generator connected to the second input of the third element OR, the other outputs of the first driver control signals are connected _k (L

Description

первым входам соответственно первого , второго и третьего дешифраторов , подключенных остальными входами к выходам счетчика импульсов, выход первого дешифратора подсоединен к первому входу триггера и к второму входу первого элемента ИЛИ, выход второго дешифратора соединен с вторым входом триггера и с третьим входом первого элемента ИЛИ, а выход третьего дешифратора подключен к второму входу второго дополнительного элемента ЗАПРЕТ и к третьему входу второго формировател сигналов управлени .the first inputs of the first, second and third decoders, connected by other inputs to the pulse counter outputs, the output of the first decoder is connected to the first trigger input and to the second input of the first OR element, the output of the second decoder is connected to the second trigger input and the third input of the first OR element, and the output of the third decoder is connected to the second input of the second additional BAN element and to the third input of the second driver of control signals.

Изобретение относитс к областиThis invention relates to the field of

магнитной записи, а именно к устроствам дл магнитной записи цифровой информации.magnetic recording, in particular to devices for magnetic recording of digital information.

Известно устройство дл магнитной записи цифровой информации, содержащее буферный регистр и счетчик импульсов, регистр сдвига и кодер, выходом соединенный через блок записи с головкой записи tl.A device for magnetic recording of digital information is known, which contains a buffer register and a pulse counter, a shift register and an encoder, the output connected via a recording unit with a recording head tl.

Недостаток известного устройства состоит в малой верности блочной записи информации вследствие низкой помехозащищенности блочной синхронизации.A disadvantage of the known device is the low fidelity of the block information recording due to the low noise immunity of the block synchronization.

Известно устройство дл магнитной записи цифровой информации, содержащее регистр, выходами соединенный с входами регистра сдвига выходом подключенный через последовательно соединенные кодер и бло записи к головке записи, а также последовательно соединенные блок автоподстройки частоты, счетчик импульсов и элемент И, соединенный с регистром сдвига 23.A device for magnetic recording of digital information is known, containing a register, outputs connected to the inputs of the shift register by an output connected via serially connected encoder and recorder to the recording head, and also serially connected frequency control unit, pulse counter and element I connected to shift register 23.

Устройство характеризуетс недостаточной верностью блочной записи информации вследствие низкой помехозащищенности блочной синхронизации .The device is characterized by insufficient accuracy of the block information recording due to the low immunity of block synchronization.

Цель изобретени - повышение верности блочной записи информации путем повышени помехозащищенности блочной синхронизации.The purpose of the invention is to increase the accuracy of block information recording by increasing the noise immunity of block synchronization.

Поставленна цель достигаетс тем, что в устройство дл магнитной записи цифровой информации, содержащее последовательно соединенные кодер , блок записи и головку записи, регистр, информационными входами соединенный с шинами ввода информации , синхронизирующим входом подключенный к шине синхронизации информации , а первыми выходами подсоединенный к информационньм входам первого регистра сдвига, соединенного выходом с информационным входом второго регистра сдвига, синхронизирующий вход которого подключен к синхронизирующему входу первогоThis goal is achieved by the fact that a device for magnetic recording of digital information, containing a serially connected encoder, a recording unit and a recording head, a register, information inputs connected to information input buses, a synchronization input connected to the information synchronization bus, and first outputs connected to information inputs the first shift register connected by the output to the information input of the second shift register, the synchronization input of which is connected to the synchronization input the first

регистра сдвига, синхронизирующему входу кодера, входу счетчика импульсов и к шине тактовой синхронизации , а выходом соединенного с информационным входом кодера, и шины синхронизации блоков информации и записи единичного символа, введены первый и второй формирователи сигналов управлени , триггер, первый, второй и третий элементы ИЛИ, элемент задержки, элементы ЗАПРЕТ, первый, второй и третий дополнительные элементы ЗАПРЕТ и первый, второй и третий дешифраторы причем выходы элементов ЗАПРЕТ подключены к входам параллельной записи второго регистра сдвига, к последнему входу параллельной записи которого подсоединена шина записи единичного символа, выход элемента задержки соединен с первым входом второго элемента ИЛИ и с входом синхронизации параллельной записи второго регистра сдвига непосредственно,, а с входом синхронизации первого регистра сдвига через первый дополнительный элемент ЗАПРЕТ, первый вход первого формировател сигналов управлени подключен к синхронизирующему входу регистра, остальные вьйсоды которого подсоединены, к первым входам элементов ЗАПРЕТ, соединенных вторыми ВХОДс1МИ с ВЬКОДОМ третьего элемента ИЛИ и с вторым входом первого дополнительного элемента ЗАПРЕТ, второй вход первого формировател сигналов управлени подключен к первому входу второго формировател сигналов управлени , к шине синхронизации блоков информации и к второму входу второго элемента ИЛИ, выход первого формировател сигналов управлени подсоедине к второму входу второго формировател сигналов управлени и через втор дополнительный элемент ЗАПРЕТ к первому входу первого элемента ИЛИ,соединенного выходом с входом элемента задержки, выход триггера подключен к первому входу третьего элемента ИЛИ и к первому входу третьего дополнительного элемента ЗАПРЕТ, второй вход и выход которого подсоединеНы соответственно к выходу второго элемента ИЛИ и к установочному входу счетчика импульсов, при этом выход второго формировател сигнало управлени соединен с вторым входом третьего элемента ИЛИ, другие выходы первого формировател с игналов .управлени подключены к первым входам соответственно первого, второго и третьего дешифраторов,подклю чённых остальными входами к выходам счетчика импульсов , выход первого дешифратора подсоединен к первому входу триггера и к второму входу первого элемента ИЛИ, выход второго дешифратора соединен с вторым входом триггера и с третьим входом первого элемента ИЛИ, а выход треть его дешифратора подключен к второму входу второго дополнительного элемента ЗАГ№ЕТ и к третьему входу вто рого формировател сигналов управлени , На чертеже приведена блок-схема устройства дл магнитной записи Цифровойинформации. Устройство содержит последовател но соединенные кодер 1, блок 2 записи и головку 3 записи, регистр 4, информационными входами соединенный с шинами 5 ввода информации, синхро низирующим входом подключенный к шине 6 синхронизации информации, а первыми выходами подсоединеный к информационным входам первого регистра 1 сдвига, соединенного выходом с информационным входом второго регистра 8 сдвига, синхронизирующий вход которого подключен к синхронизирующему входу первого регистра 7 сдвига, синхронизирующему входу код ра 1, входу счетчика 9 импульсов и к шине 10 тактовой синхронизации . а выходом соединенного с информацио ным входом кодера 1, шины 11 и 12 синхронизации блоков информации и записи единичного символа соответст венно, первый 13 и второй 14 формирователи сигналов управлени , триггер 15, первый 16, второй 17 и третий 18 элементы ЮТИ, элемент 19 задержки, элементы ЗАПРЕТ 20, первый 21, второй 22 и третий 23 допол :нительные элементы ЗАПРЕТ, первый 24, второй 25 и третий 26 дешиф )заторы, причем выходы элементов ЗАПРЕТ 20 подключены к входам парал лельной записи второго регистра 8 сдвига, к последнему входу параллельной записи которого подсоединена шина 12 записи единичного символа , выход элемента 19 задержки соединен с первым входом второго элемента ИЛИ 17 и с входом синхронизации параллельной записи второго регистра 8 сдвига непосредственно, а с входом синхронизации первого реги стра 7 сдвига через первый дополнительный элемент ЗАПРЕТ 21, первый вход первого формировател 13 сигналов управлени подключен к синхронизирующему входу регистра 4, остальные выходы которого подсоединены к первым входам элементов ЗАПРЕТ 20, соединенных вторыми входами с выходом третьего элемента ИЛИ 18 и с вторым входом первого дополнительного элемента ЗАПРЕТ 21, второй вход первого формировател 13 сигналов управлени подключен к первому входу второго формировател 14 сигналов управлени , к шине 11 синхронизации блоков информации и к второму входу второго элемента ИЛИ 17, выход первого формировател 13 сигналов управлени подсоединен квтором,у входу второго формировател 14 сигналов управлени и через BTOpofJ дополнительный элемент ЗАПРЕТ 22 к первому входу первого элемента ИЛИ -16, соединенного выходом с входом эле-, мента 19 задержки, выход триггера 15 подключен к первому входу третьего элемента ЗАПРЕТ 18 и к первому входу третьего дополнительного элемента ЗАПРЕТ 23, второй вход и выход которого подсоединены соответственно к выходу второго элемента ИЛИ 17 и к установочному входу счетчика 9 импульсов, при этом выход второго формировател 14 сигналов управлени соединен с вторым входом третьего элемента ИЛИ 18, выходы первого формировател 13 сигналов управлени подключены соответственно к первым входам первого 24, второго 25 и третьего 26 дешифраторов, подключенных остальныг-ш входами к выходам счетчика 9 импульсов, выход первого дешифратора 24 подсоединен к.первому входу триггера 15 и к второму входу первого элемента ИЛИ 16, выход второго дешифратора 25 соединен с вторыгл входом триггера 15 и с третьим входом первого элемента ИЛИ 16, а выход третьего дешифратора 26 подключен к второму входу второго дополнительного элемента ЗАПРЕТ 22 и к третьеглу входу второго формировател 14 сигналов управлени . Устройство работает следующим образом. Поступивший маркер блока информации устанавливает счетчик 9 импульсов в нулевое состо ние, одновременно с ним импульс с шины 6 синхронизации информации записывает в регистр 4 информационное слово с шин 5 ввода информации. Счетчик 9 импульсов переключаетс фронтом импульса с шины 10 тактовой синхронизации. В этот же момент сигналами с выходов первого формировател 1-3 сигналов управлени разрешаетс работа первого 24 и второго 25 дешифраторов.Через определенное количество тактов , определ емое счетчиком 9 импул сов, импульс с выхода первого дешиф ратора 24 измен ет состо ние триггера 15. Сигнал с выхода первого дешифратора 24 проходит через первый элемент ИЛИ 16, задерживаетс на половину тактового периода элементом 19 задержки, а третий дополнительный элемент ЗАПРЕТ 23 преп тствует сбросу счетчика 9 импульсов . Через дополнительное количество тактов на выходе второго дешифратора 25 формируетс импульс, который устанавливает триггер 15 в нулевое состо ние. Задержанный выходной импульс Первого дешифратора 24 поступает на вход синхронизации второго регистра 8 сдвига, обеспечи ва параллельную запись информации с выходов элементов ЗАПРЕТ 20. При этом в последний разр д второго регистра 8 сдвига записываетс логическа единица с шины 12 записи единичного символа, состо ние первого регистра 7 сдвига при этом не мен етс , так как первый дополнительный элемент ЗАПРЕТ 21 преп тствует подаче сигнала на вход синхронизации первого регистра 7 сдвига . Сигнал с шины 10 тактовой синхронизации осуществл ет вывод н запись из первого 7 и второго 8 регистров сдвига последнего синхрослова . Кодер 1 формирует сигнал в виде, пригодном дл цифровой магнитной записи, осуществл емой блоко 2 записи и головкой 3 записи. Задержанный первый выходной импульс второго дешифратора 25 осуществл ет режим параллельной записи в первый 7 и второй 8 регистры информации первого входного контрольного слова, хран щегос в регистре 4, и сбрасывает в нулевое состо ние счетчик 9 импульсов. После второго маркера слова запираетс первый дешифратор 24.Тактовым сигналом осуществл етс последовательный вывод информации из первого 7 и второго 8 регистров сдвига на вход кодера 1. Третий маркер осуществл ет запись в регистр 4 первого информационного слова, включаетс третий дешифратор 26 и запускаетс второй формирователь 14 сигналов управлени . Задержанный на половину такта импульс с выхода второго дешифратора 25 (третий по счету) осуществл ет параллельную перезапись третьего входного слова блока информации из регистра 4 в первый 7 и второй 8 регистры сдвига и устанавливает счетчик 9 импульсов в нулевое состо ние . Вывод информации на запись осуществл етс , как указано выше. Помехозащищенность блочной синхронизации возрастает в результате того, что разр дность маркера блока информации превышает разр дность информационных и сиихрослов блока информации, что значительно снижает веро тность ложного формировани маркера блока информации. Использование изобретени приводит к повышению верности блочной записи информации вследствие повышени помехозащищенности блочной синхронизации по сравнению с базовым объектом. 6 гг м.the shift register, the synchronizing input of the encoder, the input of the pulse counter and the clock synchronization bus, and the output connected to the information input of the encoder and the synchronization bus of the information blocks and recording of a single character, the first and second control signal generators, trigger, first, second and third elements are entered OR, delay element, BAN elements, first, second and third additional BAN elements and first, second and third decoders, with the outputs of the BAN elements connected to the parallel recording inputs of the second of the left shift register, to the last input of the parallel recording of which a single character recording bus is connected, the output of the delay element is connected to the first input of the second OR element and to the synchronous input of the parallel recording of the second shift register directly, and to the synchronization input of the first shift register through the first additional element BAN , the first input of the first control signal generator is connected to the synchronization input of the register, the rest of which is connected to the first inputs of the elements APRET connected by the second INPUT 1 MI to the third OR element and to the second input of the first additional BREAD element, the second input of the first control signal generator is connected to the first input of the second control signal generator, to the synchronization bus of information blocks and to the second input of the second element OR, the output of the first signal generator control signals connected to the second input of the second control signal generator and, through the second, an additional BAN element to the first input of the first OR element, the output with the input of the delay element, the output of the trigger is connected to the first input of the third element OR, and to the first input of the third additional element BAN, the second input and output of which are connected respectively to the output of the second OR element and to the setting input of the pulse counter, while the output of the second signal generator control is connected to the second input of the third OR element, the other outputs of the first driver from the control terminals are connected to the first inputs of the first, second and third decrypt, respectively tori connected by other inputs to the pulse counter outputs, the output of the first decoder is connected to the first trigger input and the second input of the first OR element, the output of the second decoder is connected to the second trigger input and the third input of the first OR element, and the third output of its decoder is connected to the second input of the second additional element # 19; and the third input of the second driver of the control signals. The drawing shows a block diagram of a device for magnetic recording of digital information. The device contains serially connected encoder 1, recording unit 2 and recording head 3, register 4, information inputs connected to information input buses 5, a synchronization input connected to information synchronization bus 6, and first outputs connected to information inputs of the first shift register 1, connected by the output to the information input of the second shift register 8, the synchronization input of which is connected to the synchronization input of the first shift register 7, the synchronization input code pa 1, the counter input 9 imp pulses and to the bus 10 clock synchronization. and the output connected to the information input of the encoder 1, bus 11 and 12 synchronization of blocks of information and recording a single character, respectively, the first 13 and second 14 control signal conditioners, trigger 15, first 16, second 17 and third 18 UTI elements, delay element 19 , BANKS elements 20, first 21, second 22 and third 23 additional elements BANKS, first 24, second 25 and third 26 decryption), the outputs of the BAN elements 20 are connected to the inputs of a parallel recording of the second shift register 8, to the last input parallel record A bus 12 records a single character, the output of delay element 19 is connected to the first input of the second element OR 17 and to the synchronous input of the parallel recording of the second shift register 8 directly, and to the synchronization input of the first register of the 7 shift through the first additional element BAN 21, the first input the first shaper 13 of the control signals is connected to the synchronization input of the register 4, the remaining outputs of which are connected to the first inputs of the elements of the PROHIBITION 20, connected by the second inputs to the output of the third the element OR 18 and with the second input of the first additional element BANGE 21, the second input of the first shaper 13 control signals connected to the first input of the second shaper 14 control signals, to the bus 11 synchronization information blocks and to the second input of the second element OR 17, the output of the first shaper 13 signals control is connected by a quartz, at the input of the second shaper 14 of the control signals and through BTOpofJ an additional element BAN 22 to the first input of the first element OR -16 connected by the output to the input of element 19 delay, the output of the trigger 15 is connected to the first input of the third element BANGE 18 and to the first input of the third additional element BAN 23, the second input and output of which are connected respectively to the output of the second element OR 17 and to the setup input of the counter 9 pulses control signals are connected to the second input of the third element OR 18, the outputs of the first shaper 13 of the control signals are connected respectively to the first inputs of the first 24, second 25 and third 26 decoders connected the remaining inputs to the outputs of the counter 9 pulses, the output of the first decoder 24 is connected to the first input of the trigger 15 and to the second input of the first element OR 16, the output of the second decoder 25 is connected to the second input of the trigger 15 and 16, and the output of the third decoder 26 is connected to the second input of the second additional element BANGE 22 and to the third input of the second driver 14 of the control signals. The device works as follows. The received information block marker sets the pulse counter 9 to the zero state, simultaneously with it a pulse from the information synchronization bus 6 writes an information word to the register 4 from the information input buses 5. The pulse counter 9 is switched by the pulse front from the clock 10 bus. At the same time, the signals from the outputs of the first generator 1-3 of the control signals allow the operation of the first 24 and second 25 decoders. After a certain number of ticks determined by the counter 9 pulses, the pulse from the output of the first decoder 24 changes the state of the trigger 15. The signal from the output of the first decoder 24 passes through the first element OR 16, is delayed by half a clock period by the delay element 19, and the third additional element BANGE 23 prevents the pulse counter 9 from being reset. Through an additional number of ticks, a pulse is generated at the output of the second decoder 25, which sets the trigger 15 to the zero state. The delayed output pulse of the First decoder 24 is fed to the synchronization input of the second shift register 8, ensuring parallel recording of information from the outputs of the BANNER 20 elements. At the last bit of the second shift register 8, a logical unit is written from the bus 12 of the single character recording 7, the shift does not change in this case, since the first additional element BANGE 21 prevents the input of a signal to the synchronization input of the first shift register 7. The signal from the bus 10 clock synchronization outputs the record from the first 7 and second 8 shift registers of the last sync word. Encoder 1 generates a signal in a form suitable for digital magnetic recording carried out by block 2 of recording and head 3 of recording. The delayed first output pulse of the second decoder 25 performs the parallel writing mode on the first 7 and second 8 information registers of the first input control word stored in register 4, and resets the pulse counter 9 to the zero state. After the second word marker, the first decoder 24 is locked. The clock signal outputs the information from the first 7 and second 8 shift registers to the input of encoder 1. The third marker writes to the first information word register 4, the third decoder 26 turns on, and the second driver 14 starts. control signals. A pulse delayed by half of the clock from the output of the second decoder 25 (the third one in a row) performs parallel rewriting of the third input word of the information block from register 4 to the first 7 and second 8 shift registers and sets the pulse counter 9 to the zero state. The output of information on the recording is carried out as indicated above. The block sync immunity increases as a result of the fact that the size of the information block marker exceeds the information block and information block circuitry, which significantly reduces the likelihood of a false formation of the information block marker. The use of the invention leads to an increase in the fidelity of the block information recording due to the increased noise immunity of the block synchronization as compared with the basic object. 6 yr m

Claims

DEVICE FOR MAGNETIC RECORDING OF DIGITAL INFORMATION, containing a sequentially connected encoder, recording unit and recording head, a register, information inputs connected to information input buses, a synchronizing input connected to the information synchronization bus, and connected to the information inputs of the first shift register connected by the output as first outputs with the information input of the second shift register, the synchronizing input of which is connected to the synchronizing input of the first shift register, synchronizing the encoder input, the pulse counter input and to the clock synchronization bus, the output of an encoder connected to the information input of the encoder, and the bus of synchronization of information and recording blocks of a single symbol, characterized in that, in order to increase the fidelity of block recording of information by increasing the noise immunity of block synchronization, into it introduced the first and second control signal conditioners, trigger, first, second and third elements OR, delay element. ki, elements FORBID, first, second and third additional elements. BAN and the first, second and third decoders, and the outputs of the elements are FORBID connected to the inputs of the parallel recording of the second shift register, the last input of the parallel recording of which is connected to the recording bus of a single character, the output of the delay element is connected to the first input of the second OR element and to the synchronization input of the parallel recording the second shift register directly, and with the synchronization input of the first shift register through the first additional element BAN, the first input of the first driver of control signals connected to the clock input of the register, the rest of the outputs of which are connected to the first inputs of the FORBID elements, connected by the second inputs to the output of the third OR element and to the second input of the first additional element FORBID, the second input of the first driver of control signals is connected to the first input of the second driver of control signals, to the bus synchronization of information blocks and to the second input of the second OR element, the output of the first driver of control signals I connected to the second input of the second shaper of the control signal and through the second additional #BRIDGE element to the first input of the first OR element connected by the output to the input of the delay element, the trigger output is connected to the first input of the third OR element and to the first input of the third additional ORBIN element, the second input and output of which are connected respectively to the output of the second OR element and to the installation input of the pulse counter, while the output of the second driver of the control signals is connected to the second input of the third element OR, the outputs of the first shaper control signals connected .k

SU ..,. with the third input of the first OR element, and the output of the third decoder is connected to the second input of the second additional element FORBID and to the third input of the second driver of control signals.