SU1072041A1 - Устройство дл вычислени степенных р дов - Google Patents

Description

Изобретение относитс  к вычислительной технике и может быть использовано в качестве периферийного устройства программно-аппаратурных комплексов автоматизированного проектировани  систем автоматического управлени .

Известно устройство дл  вычислени  полиномов, содержащее сумматор регистр, группу пар элементов И, реверсивный счетчик, схему сравнени  и элемент задержки l .

Недостатками устройства  вл ютс  невозможность вычислени  полиномов многих неизвестных и низкое быстродействие , что ограничивает область его применени .

Наиболее близким к изобретению по технической сущности  вл етс  устройство дл  вычислени  степени р дов, содержавшее управл ющий триггер , единичный выход которого подключен к первым входам двух ключей, второй вход первого ключа-через последовательно соединенные коммутатор и преобразователь аналог-частота подключен к первому информациOHHCwy входу устройства, второй вход второго ключа соединен с выходом генератора опорной частоты, выходы ключей подсоединены соответственно к суммирующему счетному входу первого счетчика и к вычитающему счетному входу второго счетчика, выход которого подключен к нулевому входу управл ющего триггера, группы элементо И, ИЛИ и накапливающий сумматор, первый вход которого соединен с вторым информационным входом устройства, второй вход - с выходами элементов И первой группы, выходы разр дов первого счетчика подключены к первым входам соответствующих элементов И первой группы и через соответствующие элементы ИЛИ - к первь « входам элементов И второй группы, вторые вх дъа которых соединены с первым управл ющим входом устройства, выходы с входом записи вторичного счетчика, вторые входы элементов И первой группн , управл ющий вход первого счетчика и единичный вход управл ющего триггера подключены соответственно к второму, третьему и четвертому управл ющш входам устройства, третий информационный вход которого соединен с вторыми входами элементов ИЛИ .2..

Недостатком этого устройства  вл етс  его низкое быстродействие из-за частотно-импульсного представлени  информации.

Целью изобретени   вл етс  повышение быстродействи  устройства.

Поставленна  цель достигаетс  тем что в устройство, содержащее первый и второй счетчики, накапливающий сумматор , элемент И, первый п-вхрдовой элемент иЛИ и генератор тактовых импульсов , выход которого соединен с первым входом элемента И, введены третий и четвертый счетчики, первый, второй и третий блок пам ти, элемент ИЛИ, второй п-входовой элемент ИЛИ, регистр, умножитель и блок управлени , содержащий п групп из двух элементов И-НЕ и элемент И, первый вход которого  вл етс  тактовым входом блока управлени ,второй вход - первым управл ющим его входом, а выход выходом синхронизации, в каждой группе элементов И-НЕ блока управлени , выход первого элемента И-НЕ соединен с первым входом второго элемента И-НЕ и  вл етс  пр мым разр дным выходом блока управлени , выход второго элемента И-НЕ в каждой группе  вл етс  инверсньф разр дным выходом блока управлени , первые входы первых элементов И-НЕ и вторые входы вторых элементов И-НЕ групп объединены и  вл ютс  вторым управл ющим входом блока управлени , а вторые входы первых элементов И-НЕ групп  вл ютс  разр дными входами блока управлени , причем разр дные выходы первого счетчика соединены соответственно с адресными входами первого блока пам ти, информационные выходы которого соединены соответственно с установочными входами второго счетчика и с входами первого п-входов6го элемента ИЛИ, выход генератора тактовых импульсов соединен с тактовыми входами блока управлени  и второго счетчика, выход переполнени  которого соединен с первым входом, элемента ИЛИ, второй вход элемента ИЛИ соединен с выходом элемента И, а выход элемента ИЛИ - с тактовыми входами первого и третьего счетчиков, разр дные выходы третьего счетчика соединены соответственно с адресными входами, второго блока пам ти , информационные выходы которого соединены соответственно с разр дными входами первого операнда умножител , выход переполнени  третьего счетчика соединен с вторым управл ющим входом блока управлени , с входом синхронизации накапливающего сумматора и с тактовым входом четвертого счетчика, разр дные выходы которого соединены соответственно с адресньллй входами третьего блока пам ти, информационные выход третьего блока пам ти соединены соответственно с разр дными входами блока ут равлени  и с входами второго п-входового элемента ИЛИ, выход которого соединен с вторым входом элемента И, выход первого п-входового элемента ИЛИ соединен с первым управл ющим входом блока управлени , пр мые и инверсные разр дные выходы которого соединены соответстве но с установочньми входами регистра, разр дные выходы регистра соединены соответственно с информационными входами накапливающего сумматора и с разр дными входами второго операнда умножител , выходы произведени  которого соединены соответственно с информационными входами регистра, выход накапливающего сумматора  вл етс  выходом устройства .

На фиг.1 представлена функциональна  схема устройства дл  вычислени  степенных р дов; на фиг.2 - функциональные схемы блока управлени  и регистра..

Устройство дл  вычислени  степенных р дов содержит генератор 1 тактовых импульсов, первый счетчик 2, первый блок 3 пам ти, второй счетчик 4, элемент ИЛИ 5, третий счетчик 6, второй блок 7 пам ти, умножитель 8, четветртый счетчик 9, третий блок 10 пам ти, регистр 11, накапливающий сумматор 12, первый и второй п-входовые элементы ИЛИ 13 и 14, элемент И 15 и блок 16 управлени , причем выход генератора 1 тактовых импульсов соединен с первьв входом элемента И 15, с тактовыми входами блока 16 управлени  и второго счетчика 4, разр дные.выходы первого счетчика 2 соединены, соответственно с адресными входами первого блока 3 .пам ти , информационные выходы которого соединены с установочньвии входами второго счетчика 4 и с входами первого п-входового элемента ИЛИ 13, выход переполнени  второго счетчика 4 соединен с первым входом элемента ИЛИ 5, второй вход которого соединен с выходом элемента И 15, а выход элемента ИЛИ 5 соединен с тактовыми входами первого и третьего счетчиков 2 и б, раэр дные выходы третьего счетчика 6 соединены соответственнно с адресными входами второго блока 7 пам ти, информационные выходы KOTCipoго соединены соответственно с разр дными входами первого операнда умножител  8, выход перемножени  третьего счетчика 6 соединен с вторым управл ющим входом блока 16. управлени , с входом синхронизации накапливающего сумматора 12 и с тактовым входом четвертого счетчика 9, разр дные выходы которого соединены соответственно с адресными входами третьего блока 10 пам ти, информационные выходы третьего блсжа 10 пам ти соединены соответственно с разр дными входами блока 16 управлени  и с входами второго п-вхорового элемента ИЛИ 14, выход которОго соединен с вторым входом элемента И 15, выход первого п-входового элемента ИЛИ 13 соединен с первым управл ющим входом блока 16 управлени , пр мые и инверсные разр дные выходы которого соединены соответственно с установочными входами регистра 11, разр дные выходы регистра 11 соединены соответственно с информационными входами накапливающего сумматора 12 и с разр дными входами второfo операнда умножител  8, выходы произведени  которого соединены соответственно с информационньми входами регистра 11, выход накапливан цего сумматора 12  вл етс  вы.ходом устройства,

Блок 16 управлени  устройства содержит элемент И 17 и п групп элементов И-НЕ 18 и 19, причем первый вход элемента И 17;  вл етс  тактовым входом блока управлени , второй

0 вход элемента И 17  вл етс  первым управл ющим входом блока управлени , а выход - выходом синхронизации блока управлени , в каждой группе элементов И-НЕ 18 и 19 выход первого

5 элемента И-НЕ 18 соединен с первьии входом вторюго элемента И-НЕ 19-и .  вл етс  пр м№1 разр дньил выходом блока управлени , выход второго элемента И-НЕ 19 в каждой группе  вл етс инверсным разр дным выходом блока управлени , первые входы первых элементов И-НЕ 18 и вторые входы вторых элементов И-НЕ 19 всех групп объединены и  вл ютс  вторам управ5 л ющим входом блока управлени , а втор«е входы первых элементов И-НЕ 18  вл ютс  разр дньвии входами блока управлени . Регистр 11 устройства содержит п параллельно включенных D-триггеров 20.

0

Устройство работает следующим образом .

Пусть задан степенной р д, аналогичный полиному многих переменных

5

+ А у « X 2

С-А X .У У п гл л ««n f

л ) ч. л,

,Ai - коэффициенты

где А

1

при одночленах вычисл емого

0 степенного р да,

Х„ - независимые пеY Y л . ,л, ременные (аргументы ) степенного р да

5

, - показатели сте пеней соответствующих переменных при коэффициенте степен0 ного р да

-число независимых переменных,

-число коэффициентов (одночленов ) в степенном

5 р ду

-наивысший суммарный показатель степеней переменных при одном

0 коэффициенте (одночлене) б.те-

пенного р да, т.е.

2i

.+ i

г k

П) Необходимо его вычислить, т.е.в известным численным значени  коэффициентов А|,А5,...,Ап степенного р да и заданным численным значени м независимых переменных (аргументов найти численное значе ние F. Переменные в каждом одночлене степенного р да располагаютс  в одном и том же пор дке Х ,Xj, . . . ,Х,. Степенной р д представл етс  в виде таблицы. Коэффициенты при . ... ftj ... Ag одночленах степенного р да Перва  строка таблицы представл  ет собой массив показателей степеней переменных при одночленах, а втора  строка таблицы - коэффициенты при соответствующих одночленах степенного р да. . Процесс вычислени  степенного р да представл ет собой последовательность циклов, на каждом из кото рых вычисл етс  частична  сумма S/ получаема  подстановкой в -Й одночлен значени  коэффициента AJ и зна чений переменных Х,Хп,...,Хц и прибавл етс  к накопленной на предьщущих циклах сумме частичных сумм Перед начале вычислени  в блок пам ти записываетс  массив показателей степеней вычисл емого степен ного р да (перва  строка таблицы), причем показатели степеней перемен ных должны следовать дл  каждого од ночлена в одинаковом пор дке. В бло . 7 пам ти записываютс  значени  пер менных в пор дке, соответствуй цем пор дку записи показателей перемен ных при одном одночлене в блоке 3 пам ти, в блок 10 пам ти записывае с  значение коэффициентов при одно членах (втора  строка таблицы) в пор дке, соответствующем расположе нию показателей степеней переменных при одночленах в блоке 3 пам ти. Ко эффициент пересчета счетчика б задаетс  равным п - количеству переменных при одночленах, всё счетчики , регистр 11 и накапливающий сум матор 12 устанавливаютс  в нулевое хаэсто ние,; Очере; ной (J-l)-й цикл вычислени  заканчиваетс  выработкой импульса переполнени  на выходе счетчика б, по которому к содержимому накапливающего сумматора 12 прибавл етс  полученна  на этом цикле в регистре 11 частична  сумма Sj.j, в регистр 11 записываетс  значение коэффициента а| при j-м .одночлене, поступающее из блока 10 пам ти, состо ние счетчика 9 увеличиваетс  на единицу, чем подготавливаетс  адрес коэффициента aj. дл  следующего цикла вычислени . Из блока 3 пам ти считываетс  код показател  степени первой переменной i;)j при. J-M одночлене, а из блока 7 пам ти - ее численное значение XI. На выходе умножител  8 получаетс  прюизведение коэффициента при одночлене Aj на значение первой переменной Xj. Если показатель степени переменной не равен нулю, по очередному импульсу генератора 1 тактовых импульсов произведение Аj К с выхода умножител  8 принимаетс  в регистр 11. Так как на входы умножител  поступают значени  переменной Х и прюрзведение А|. X, с выхода регистра 11, на выходе умножител  8 получаетс  произведение коэффициента AJ на значение первой переменной во второй степени А: xJ , по следующему тактовому импульсу производитс  прием в регистр произведений со степенью переменной на единицу больше, до тех пор, пока не вырабатываетс  импульс переполнени  на выходе счетчика 4, по которому состо ние счетчиков 2 и б увеличиваетс  на единицу , чем обеспечиваетс  выборка из блока 3 пам ти кода показател  степени второй переменной ij- при j-м одночлене, а из блока 7 пам ти значени  второй переменной Xg. Так как коэффициент пересчета счетчика 4 задаетс  кодом показател  степени, с момента времени от. начала цикла до выработки импульса на выходе счетчика 4, в регистре 11 получаетс  произведение коэффициента на первую переменную в заданной степени. Аналогично получаетс  до момента выработки второго импульса на выходе счетчика 4 умножение полученного произведени  Aj. К на значение второй переменной в заданной степени- и т.д. -В момент окончани  умножени  на последнюю переменную ,1-го одночлена в ее степени импульс переполнени  с выхода счетчика 4 проходит на выход переполнени  счетчика 6, так как его коэффициент пересчета задаетс  равным п. При этом получен- . на  частична  сумма Sj ,. X/ прибавл етс  к .содержимому накапливающего сумматора 12, в регистр 11 принимаетс  код коэффициента А:, при (j-t;l)-M одночлене и начинаетс  вычис ление следующей частичной суммы.

Если показатель степени некоторой переменной равен нулю, на выходе эле мента ИЛИ 13 вырабатываемс  сигнал, запрещающий прием в регистр 11 произведени  с выхода умножител  8, следовательно данна  переменна  в произведение не включаетс . Если / коэффициент при одночлене равен нулю , с выхода элоиента ИЛИ 14 поступает сигнал на второй вход элемента И 15, разрешающий прохождение через него тактовых импульсов. При этом данный цикл независимо от значени  степеней переменных заканчиваетс  за врем  следовани  п тактовых импульсов , чем также увеличиваетс  быстродействие устройства. После выполнени  1 описанных циклов в накапливающем сумматоре 12 получаетс  вычисленное значение степенного р да. Момент окончани  вычислени  определ етс  по достижению счетчиком 9 (l+l) го состо ни .

Если необходимо вычислить следующие значени  степенного р да что достаточно часто.необходимо в практике , когда вычисл етс  р д значений одного степенного р да при различных численных значени х переменных ,..., Хц , достаточно записать только в блок 7 пам ти новые значени  переменных, содержание блоков j и 10 пам ти останетс  без изменений. Технико-экономическое преимущество изобретени  по сравнению с известным устройством -заключаетс  в том, что поскольку промышленностью не выпускаютс  специализированные процессоры дл  обработки степенных р дов, дл  вычислени  степенных р - дов используютс  универсальные ЭВМ.

В качестве базового объекта можно вз ть ЭВМ ЕС-1020. Применение специализированного уотройства дл  вычислени  степенных р дов, подключаемого вкачестве периферийного обо15 рудовани  к ЭВМ, в системах автоматизированного проектировани  позвол ет значительно повысить производительность за счет разгрузки центрального процессора путем передачи вы0 полнени  часто встречающейс  операции вычислени  степенных р дов быстродействующим устройствам. Подтверждением этого  вл етс  то, что по предварительным расчетам вычисление 5 степенного р да на предлагаемом специализированном устройстве будет осуществл тьс  на два пор дка быстрее, чем на ЭВМ ЕС-1020. Кроме того, предлагаемое устройство значительно дешеэле универсальной ЭВМ и его применение в составе систем автоматизированного проектировани  значительно выгоднее.

Claims (1)

1. УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ * СТЕПЕНИ РЯДОВ, содержащее первый и второй счетчики, накапливающий сумматор, элемент И, первый п-входойой элемент ИЛИ и генератор тактовых импульсов , выход которого соединен с первым входом элемента И, отличают е е с я тем, что, с целью повышения быстродействия, в него · введены третий и четвертый счетчики, первый, второй и третий блоки памяти,, элемент ИЛИ, второй п-входовой элемент ИЛИ,’регистр, умножитель и блок управления, содержащий η групп из двух элементов И-НЕ и элемент И, первый вход которого является тактовым входом блока управления, второй вход - первым управляющим его входом, а выход - выходом синхронизации, в каждой группе элементов И-НЕ блока управления выход первого элемента И-НЕ соединен с первым входом второго элемента И-НЕ и является прямым разрядным выходом блока управления, выход второго элемента И-НЕ в каждой группе является инверсным разрядным выходом блока управления, первые входы первых элементов И-НЕ и вторые входы вторых элементов И-НЕ группы объединены и ’являются вторым управляющим входом блока управления, а вторые входы первых элементов И-НЕ групп являются разрядными входами блока управления, причем разрядные выходы первого счетчика соединены соответственно с адресными входами пер вого блока памяти, информационные выходы которого соединены соответственно с установочными входами второго счетчика и с входами первого η-входового элемента ИЛИ, выход генератора тактовых импульсов соединен с тактовыми входами блока управления и второго счетчика, выход переполнения которого соединен с первым входом элемента ИЛИ, второй вход элемента ИЛИ соединен с выходом элемента И, а выход элемента ИЛИ - с тактовыми входами первого и третьего счетчиков, разрядные выходы третьего счетчика соединены соответственно с адресными входами второго блока памяти, информационные выходы которого соединены соответственно с разрядными входами первого операнда умножителя, выход переполнения третьего счетчика соединен с вторым управляющим входом блока управления, с входом синхронизации накапливающего сум-g матора и с тактовым входом четвер того счетчика, разрядные выходы кото рого соединены соответственно с ад1072041 А

   I I I ресными входами третьего блока памяти, информационные выходы третьего блока памяти соединены соответственно с разрядными входами блока уп равления и с входами второго п-входо вого элемента ИЛИ, выход которого со единен с вторым входом элемента И, выход первого η-входового элемента ИЛИ соединен с первым управляющим входом блока управления, прямые и инверсные разрядные выходы которого соединены соответственно с установоч ными входами регистра, разрядные выходы регистра соединены соответственно с информационными входами накапливающего сумматора и с раэрядны,ми входами второго операнда умножителя, iвыходы произведения которого соединены (соответственно с информационными входами регистра, выход накапливающего г сумматора является выходом устройства.

   пульсов, выход' которого соединен с первым входом элемента И, введены третий и четвертый счетчики, первый, второй и третий блок памяти, элемент ИЛИ, второй η-входовой элемент ИЛИ, регистр, умножитель и блок управления/ содержащий η групп из двух элементов И-НЕ и элемент И, первый вход которого является тактовым входом блока управления,второй вход - первым управляющим его входом, а выход выходом синхронизации, в каждой группе элементов И-НЕ блока управления, выход первого элемента И-НЕ соединен с первым входом второго элемента И-НЕ и является прямым разрядным выходом блока управления, выход второго элемента И-НЕ в каждой группе является инвёрсньо* разрядным выходом блока управления, первые входы первых элементов И-НЕ и вторые входы вторых элементов И-НЕ групп объединены и являются вторым управляющим входом блока управления, а вторые входы первых элементов И-НЕ групп являются разрядными входами блока управления, причем разрядные выходы первого счетчика соединены соответственно с адресными входами первого блока памяти, информационные выходы которого соединены соответственно с установочными входами второго счетчика и с входами первого η-входового элемента ИЛИ, выход генератора тактовых импульсов соединен с тактовыми входами блока управления и второго счетчика, выход переполнения которого соединен с первым входом, элемента ИЛИ, второй вход элемента ИЛИ соединен с выходом элемента И, а выход элемента ИЛИ - с тактовыми входами первого и третьего счетчиков, разрядные выходы третьего счетчика соединены соответственно с адресными входами второго блока памяти, информационные выходы которого соединены соответственно с разрядными входами первого операнда умножителя, выход переполнения третьего счетчика соединен с вторым управляющим входом блока управления, с входом синхронизации накапливающего сумматора и с тактовым входом четвертого счетчика, разрядные выходы которого соединены соответственно с адресными входами третьего блока памяти, информационные выходы третьего блока памяти соединены соответственно с разрядными входами блока управления й с входами второго п-входового элемента ИЛИ, выход которого соединен с вторым входом элемента И, выход первого η-входового элемента ИЛИ соединен с первым управляющим входом блока управления, прямые и инверсные разрядные выходы которого соединены соответственно с установочными входами регистра, разрядные выходы регистра соединены соответственно с информационными входами накапливающего сумматора и с разрядными вхо-