:О Изобретение относитс к импульсно технике и может быть использовано, например, в устройствах передачи информации , адаптирующихс к скорости ее поступлени . Известен коммутатор каналов с переменным циклом работы, содержащий блок наличи информации, генератор тактовых импульсов, а также п каналов , каждый из которых содержит элементы И, триггер СИ. Однако данное устройство характеризуетс недостаточно высоким быстро действием из-за наличи задержки, ве личина которой пропорциональна числу каналов. Известен также коммутатор каналов с переменным циклом работы, содержащий генератор тактовых импульсов, атакже в каждом из п каналов первый и второй элементы И, блок наличи информации, триггер, единичный выход которого в каждом канале соединен с соответствующим входом блока наличи информации, 6ыход которого соединен с первыми входами первого и второго элементов И, единичные входы триггеров всех каналов соединены вместе С2 Недостатком известного коммутатора вл етс невысокое быстродействие ; обусловленное задержкой, величина ко торой пропорциональна числу каналов Цель изобретени - повышение быст родействи коммутатора. Поставленна цель достигаетс тем что в коммутатор каналов с переменным циклом работы, содержащий генератор тактовых импульсов, а также в каждом из п каналов первый и второй элементы И, блок наличи информации, триггер, единичный выход которого в каждом канале соединен с соответствующим входом блока наличи информации , выход которого соединен с первыми входами первого и второго элементов И, единичные входы триггеров всех каналов соединены вместе, введен третий элемент И, в каждый канал введен элемент ИЛИ ив каждый канал, кроме первого, введен t-входовой (i-N -1), где Ы - номер канала) эле мент ИЛИ-НЕ, входы которого соединены с соответствующими выходами блока наличи информации предыдущих каналов , а выход элемента ИЛИ-НЕ соединен с вторым входом первого элемента И данного канала, выход генератора . тактовых импульсов соединен с третьими входами первого и второго элементов И, выходы которых в каждом канале соединены с соответствующими входами элемента ИЛИ выход которого соединен с нулевым входом триггера данного канала, инверсный выход триггера в каждом канале соединен с вторым входом второго элемента И, выход третьего элемента И соединен с единичными входами триггеров всех каналов, а входы соответственно с генератором тактовых импульсов, выходом элемента ИЛИ-НЕ и ипверсньим выходом триггера последнего канала, причем выход первого элемента И каждого канала вл етс соответствующим выходом коммутатора. На чертеже представлена функциональна схема предлагаемого коммутатора . Коммутатор каналов с переменным циклом работы содеркит генератор 1 тактовых импульсов, третий элемент И 2, а также в каждом из п каналов, первый 3 и второй 4 элементы И, элемент ИЛИ 5, блок 6 наличи информации , триггер 7 у выход 8, элемент 9 ИЛИ-НЕ. Выход генератора 1 тактовых импульсов подключен к третьим входам первого 3, второго 4-н третьего 2 элементов И. Единичные входы триггера 7 всех каналов объединены и подключены к выходу третьего элемента И 2, первый и второй входы которого соединены соответственно с выходом элемента ИЛИ-НЕ 9 и инверсным выходом триггера 7 последнего канала. В каждом из п каналов П13 мой и инверсный выходы триггера 7 подключены соответственно к входу блока 6 наличи информации и к второму входу второго элемента И 4 данного кана: а . Выход блока б наличи информации соединен с первыми входами первого 3 и второго 4 элементов И данного канала и с соответствующими входами элементов ИЛИ-НЕ 9 последующих канлов. Выход элемента ИЛИ-НЕ 9 в каждом канале, кроме первого/ соединен с вторым входом первого элемента И 3, выход которого вл етс соответствующим канальным выходом 8 коммутатора. Выходы первого 3 и второго 4 элементов И в каждом канале соединены с соответствующими входами элемента ИЛИ 5, выход которого подключен к нулевому входу триггера 7. данного канала. Коммутатор работает следующим образом . Перед началом каждого цикла все триггеры 7 устанавливаютс в исходное единичное состо ние. В зависимости от того, есть информаци в каналах или нет, блоки 6 наличил информации пропускают или не пропускают сигналы от единичных выходов триггера 7 на входы первого 3, второго 4 элементов И и элементов ИЛИ-НЕ 9. Выход элемента ИЛИ-НЕ j блокирует вход первого элемента И 3, если на его входах имеютс уровни 1. Выходной импульс в канале по вл етс в результате выполнени следующих условий; Блок 6 наличи информации пропус кает уровень 1 с выхода триггера на входе ИЛИ-НЕ 9 присутст вуют уровниО,на входе первого элемента И 3 присутствует тактовый импульс. При выполнении первого услови разрешаетс первый элемент И 3 и за прещаетс второй элемент И 4. При выполнении второго услови предыдущие каналы уже опрошены тактовыми и пульсами и наступает очередь опроса данного канала - входные нулевые по тенциалы, на выходе элемента ИЛИ-НЕ преобразуютс в высокий потенциал, поступающий на вход первого элемента И 3, разреша его. Тактовый импульс поступает через элемент И 3 на выход 8 канала и элемент ИЛИ 5 на нулевой вход триггера 7 срезом выходного импульса сбрасываетс О , этот нулевой потенциал поступает на входы элемен тов ИЛИ-НЕ 9 последующих каналов, разреша их, В случае, если блок 6 наличи информации не пропускает 1 с выхода триггера 7, то О поступает на соответствующие входы первого 3 ,и второго 4 элементов И. При этом блокируетс первый элемент И 3 и разрешаетс второй элемент И 4, Тактовый импульс проходит через второй элемент И 4 элемент ИЛИ 5 и поступает на нулевой вход триггера 7, сбрасыва его своим срезом в нулевое состо ние, в результате чего в данном цикле работы и при замыкании в блоке 6 наличи информации на выходе 8 канала отсутствует импульс. Этим выравниваетс быстродействие каналов, т.е. предыдущие каналы, если они. выставл ют запрос на обслуживание позже последующих каналов, не имеют приоритета в обслуживании в данном цикле, пока не будут опрошены все активные каналы коммутатора. С инверсного выхода обнуленного триггера 7 поступает i на второй инверсный вход соответствующего второго элемента И 4, запреща прохождение , через него последующих импульсов от генератора 1 тактовых импульсов до тех пор, пока все триггеры 7 не установ тс импульсом с выхода третьего элемента И 2 в единичное состо ние. Нулевой уровень с инверсного выхода триггера 7 снима, .ет блокирование второго элемента И 4. Когда все активные канплы коммутатора опрошены, то на инверсном выходе триггера 7 и на выходе элемента 9 последнего канала устанавливаютс уровни которые поступают на входы третьего элемента И 2, разреша его. Ближайший к этому событию тактовый импульс от генератора 1 тактовых импульсов переводит все триггеры 7 в единичное состо ние. Приход следующего тактового импульса фиксирует новые активные каналы, в которых блок б наличи информации замкнут, после чего начнетс новый цикл выдачи импульсов от активных каналов в пор дке их приоритета. Испо зование предлагаемого устройства повышает быстродействие за счет блокировани предыдущих каналов , выставивших запрос на обслуживание после последующих каналов с менее высоким приоритетом.: O The invention relates to a pulse technique and can be used, for example, in information transmission devices adapting to the speed of its arrival. Known switch channels with a variable cycle of work, containing a block of information availability, a clock pulse generator, as well as n channels, each of which contains elements And, trigger SI. However, this device is not characterized by a high enough action due to the presence of a delay, the magnitude of which is proportional to the number of channels. Also known is a switch of channels with a variable cycle of operation, containing a clock pulse generator, and in each of the n channels, the first and second elements are And, the information availability block, a trigger, whose single output on each channel is connected to the corresponding input of the information availability block, the 6th output of which is connected to the first inputs of the first and second elements And, the single inputs of the triggers of all channels are connected together C2 The disadvantage of the known switch is the low speed; caused by a delay, the value of which is proportional to the number of channels. The purpose of the invention is to increase the speed of the switch. The goal is achieved by the fact that in a switch of channels with a variable cycle of operation, containing a clock pulse generator, as well as in each of the n channels, the first and second elements AND, the information availability block, trigger, the single output of which in each channel is connected to the corresponding input of the information availability block , the output of which is connected to the first inputs of the first and second elements AND, the single inputs of the flip-flops of all channels are connected together, the third element is entered AND, the channel OR is entered into each channel every channel except the first , entered t-input (iN -1), where Y is the channel number) OR-NOT element, whose inputs are connected to the corresponding outputs of the information availability block of the previous channels, and the output of the OR-NOT element is connected to the second input of the first AND element of this channel generator output. clock pulses connected to the third inputs of the first and second elements AND, the outputs of which in each channel are connected to the corresponding inputs of the element OR whose output is connected to the zero input of the trigger of this channel, the inverse output of the trigger in each channel is connected to the second input of the second element And the output of the third element And it is connected to the single inputs of the triggers of all channels, and the inputs, respectively, with the clock pulse generator, the output of the OR-NOT element and the reverse output of the trigger of the last channel, and the output is not Vågå element and each channel is corresponding output switch. The drawing shows the functional diagram of the proposed switch. Switch channels with a variable cycle of operation, generator 1 clock pulses, the third element And 2, as well as in each of the n channels, the first 3 and second 4 elements AND, element OR 5, block 6 availability of information, trigger 7 y output 8, element 9 OR NO. The output of the generator 1 clock pulses connected to the third inputs of the first 3, second 4-n third 2 elements I. Single inputs of the trigger 7 of all channels are combined and connected to the output of the third element And 2, the first and second inputs of which are connected respectively to the output of the element OR NOT 9 and inverse trigger output 7 of the last channel. In each of the n channels P13, my and inverse outputs of the trigger 7 are connected respectively to the input of the information availability unit 6 and to the second input of the second element AND 4 of the channel: a. The output of the information availability block b is connected to the first inputs of the first 3 and second 4 AND elements of a given channel and to the corresponding inputs of the OR-NOT elements of 9 subsequent channels. The output of the element OR-HE 9 in each channel except the first / is connected to the second input of the first element 3, the output of which is the corresponding channel output 8 of the switch. The outputs of the first 3 and second 4 elements AND in each channel are connected to the corresponding inputs of the element OR 5, the output of which is connected to the zero input of the trigger 7. of this channel. The switch works as follows. Before the start of each cycle, all the triggers 7 are set to their initial single state. Depending on whether there is information in the channels or not, blocks 6 of the present information pass or not pass signals from single outputs of trigger 7 to the inputs of the first 3, second 4 AND elements and OR NOT elements 9. The output of the OR OR NOT j element blocks the input the first element And 3, if its inputs have levels 1. The output pulse in the channel appears as a result of the following conditions; Block 6 of information availability skips level 1 from the trigger output at the input OR NONE 9 levels are present, at the input of the first element I 3 there is a clock pulse. When the first condition is fulfilled, the first element AND 3 is resolved and the second element AND 4 is discontinued. When the second condition is fulfilled, the previous channels are already polled with clock pulses and the polling queue of this channel begins — input zero potentials; arriving at the input of the first element And 3, allowing it. The clock pulse goes through the AND 3 element to the output 8 of the channel and the OR element 5 to the zero input of the trigger 7 is reset by the cut of the output pulse O, this zero potential arrives at the inputs of the OR-NOT elements 9 subsequent channels, allowing them, In case block 6 the availability of information does not allow 1 from the output of the trigger 7, then O goes to the corresponding inputs of the first 3, and second 4 elements I. At the same time, the first element AND 3 is blocked and the second element AND 4 is enabled, the clock pulse passes through the second element AND 4 element OR 5 and comes on well Eve trigger input 7, dropping it to its cut in the null state, whereby in the present operation cycle and when closing unit 6 messages in the outlet channel 8 is absent pulse. This aligns the speed of the channels, i.e. previous channels if they are. make a service request for later channels, do not have priority in service in this cycle, until all active channels of the switch are polled. From the inverse output of the zeroed trigger 7 enters i to the second inverse input of the corresponding second element I 4, prohibiting the passage of subsequent pulses from it from the generator 1 of clock pulses until all the triggers 7 are set by the pulse from the output of the third element I 2 into a single condition. The zero level from the inverse output of the trigger 7 is removed, blocking the second element AND 4. When all active switch gangles are polled, the inverse output of the trigger 7 and the output of element 9 of the last channel are set to the inputs of the third element And 2, allowing it . The closest to this event is a clock pulse from the generator of 1 clock pulses that transfers all the triggers 7 to a single state. The arrival of the next clock pulse fixes the new active channels in which the information availability block b is closed, after which a new cycle of pulses from the active channels will start in order of their priority. The use of the proposed device improves the performance by blocking previous channels that have placed a service request after subsequent channels with lower priority.